[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及例如以高频的工作频率进行工作的HFET（hetero-FET）或HEMT（High Electron Mobility Transistor）等半导体装置的制造方法。

背景技术

在专利文献1中公开了如下技术：在基板上的SiO₂层形成开口，对在该开口露出的基板形成栅极电极。SiO₂层的开口是按照被构图后的抗蚀剂的图案形成的。因此，抗蚀剂图案的宽度和栅极电极的宽度相等。

现有技术文献

专利文献

专利文献1：日本特开平2-012838号公报。

在半导体层上形成栅极电极的工艺优选是如下工艺：能够降低对半导体层表面的损伤并且能够使栅极长度变短。为了使栅极长度变短，必须使栅极电极的宽度变短。在该情况下，一般利用干法刻蚀来形成用于形成栅极电极的绝缘层图案。

但是，存在如下问题：由于与干法刻蚀相伴的等离子体而对半导体层表面造成损伤。另一方面，存在如下问题：当利用湿法刻蚀形成用于形成栅极电极的绝缘层图案时，能够降低对半导体层表面的损伤，但是细微加工变得困难。

在专利文献1所公开的技术中存在如下问题：由于抗蚀剂图案的宽度和栅极电极的宽度相等，所以，为了使栅极电极的宽度变短而需要高性能的曝光装置。

发明内容

本发明是为了解决上述课题而提出的，其目的在于提供一种半导体装置的制造方法，能够利用简单的方法降低对半导体层表面的损伤，并且能够使电极的宽度变短。

本申请发明的半导体装置的制造方法具备：在形成于基板的半导体层上形成第一层的工序；在该第一层上形成第二层的工序；在该第二层的上方形成被构图后的掩模的工序；对该第二层的未被该掩模覆盖的部分进行刻蚀的工序；对该第一层进行湿法刻蚀，使该第一层的宽度比该掩模的宽度短的湿法刻蚀工序；在该湿法刻蚀工序之后，在该半导体层上形成绝缘层的工序；将该第一层和该第二层除去，在该绝缘层形成开口的工序；在该半导体层的从该开口露出的部分形成电极的工序。并且，其特征在于，该第一层的在该湿法刻蚀工序中的刻蚀速度比该第二层的在该湿法刻蚀工序中的刻蚀速度快。

根据本发明，由于利用湿法刻蚀形成用于形成电极的绝缘层图案，所以，能够利用简单的方法降低对半导体层表面的损伤，并且能够使电极的宽度变短。

附图说明

图1是示出在本发明的实施方式1中在半导体层表面形成了第一层和第二层的剖面图。

图2是示出形成了掩模的剖面图。

图3是示出对第二层的未被掩模覆盖的部分进行了刻蚀的剖面图。

图4是湿法刻蚀工序后的半导体装置的剖面图。

图5是示出除去了掩模的剖面图。

图6是示出形成了绝缘层的剖面图。

图7是示出在绝缘层形成了开口的剖面图。

图8是示出电极形成方法的一例的剖面图。

图9是示出电极形成方法的一例的剖面图。

图10是示出在本发明的实施方式2中形成了Si氧化物的剖面图。

图11是示出形成了被构图后的掩模的剖面图。

图12是示出对Si氧化物实施了灰化处理的剖面图。

图13是示出除去了掩模的剖面图。

图14是湿法刻蚀工序后的半导体装置的剖面图。

图15是示出形成了绝缘层的剖面图。

图16是示出除去了Si氧化物和富氧部（oxygen-rich portion）的剖面图。

图17是示出电极形成方法的一例的剖面图。

图18是示出电极形成方法的一例的剖面图。

具体实施方式

参照附图对本发明的实施方式的半导体装置的制造方法进行说明。对相同或对应的构成要素标注相同的附图标记，有时省略重复说明。

实施方式1

参照附图对本发明的实施方式1的半导体装置的制造方法进行说明。首先，在半导体层上形成绝缘膜。图1是示出在基板10上形成了由绝缘膜构成的第一层和第二层的剖面图。基板10由例如SiC形成。在基板10的表面侧外延生长有由例如GaN或AlGaN等构成的半导体层10a。并且，在半导体层10a上形成SiO的第一层12。之后，在第一层12上形成SiN的第二层14。

接着，在第二层14的上方形成被构图后的掩模。图2是示出形成了掩模的剖面图。掩模16由抗蚀剂掩模或金属掩模形成。掩模16的宽度是W1。