[发明专利]三维半导体器件及其制造方法

说明书

提供了一种3D半导体器件及其制造方法。所述方法包括以下步骤：在半导体衬底上形成包括公共源极节点的第一半导体层；在第一半导体层上形成晶体管区，其中，晶体管区包括与半导体衬底的表面大体平行的水平沟道区、和从水平沟道区向与半导体衬底的表面大体垂直的方向分支出的源极区和漏极区；处理第一半导体层以对应于源极区而定位公共源极节点；在源极区与漏极区之间的空间中形成栅极；在源极区和漏极区上形成加热电极；以及在暴露出的加热电极上形成电阻可变材料层。

相关申请的交叉引用

本申请要求2013年6月5日向韩国知识产权局提交的申请号为10-2013-0064578的韩国专利申请的优先权，其全部内容通过引用合并于此，如同全文阐述。

技术领域

本发明构思涉及一种半导体器件及其制造方法，更具体而言，涉及一种具有三维（3D）结构的电阻可变存储器件及其制造方法。

背景技术

随着移动和数字信息通信以及消费电子产业的快速发展，对现有的电子电荷控制的器件的研究会遇到局限。因而，需要研发除了现有的电子电荷器件之外的新功能的存储器件。具体地，需要研发具有大容量、超高速度以及超低功率的下一代存储器件。

目前，已经提出了利用电阻器件作为存储媒介的电阻可变存储器件作为下一代存储器件。电阻可变存储器件的典型实例是：相变随机存取存储器（PCRAM）、电阻随机存取存储器（ReRAM）、以及磁阻随机存取存储器（MRAM）。

每个电阻可变存储器件可以由开关器件和电阻器件形成，并且根据电阻器件的状态来储存数据“0”或“1”。

即使在可变电阻存储器件中，首先要提高集成密度，并且在有限的和小的区域中集成尽可能多的存储器单元。

目前，提出了将电阻可变存储器件形成为3D结构的方法，并且对以窄的临界尺寸稳定地层叠多个存储器单元的方法的需求正在增加。

作为一种典型的3D结构的电阻可变存储器件的制造方法，存在一种利用垂直柱体来制造开关器件的方法。然而，利用垂直柱体来制造开关器件的方法可能具有的问题在于开关器件的制造工艺复杂，并且高宽比由于垂直柱体的高度而增大。

为了克服3D垂直柱体结构的问题，提出了3D水平沟道结构。3D水平沟道结构是具有水平沟道的有源区由公共源极区来支撑的一种结构，不同于现有的掩埋类型。

然而，3D水平沟道半导体器件的制造工艺会伴随着将有源区的沟道与公共源极节点对准的工艺、以及将栅极（字线）与有源区的沟道对准的工艺。因此，诸如未对准的工艺缺陷会出现在制造工艺中。

发明内容

根据本发明的一个示例性实施例，提供了一种制造半导体器件的方法。所述方法可以包括以下步骤：在半导体衬底上形成包括公共源极节点的第一半导体层；在第一半导体层上形成晶体管区，其中，晶体管区包括与半导体衬底的表面大体平行的水平沟道区、和从水平沟道区向与半导体衬底的表面大体垂直的方向分支出的源极区和漏极区；处理第一半导体层以对应于源极区而定位公共源极节点；在源极区与漏极区之间的空间中形成栅极；在源极区和漏极区上形成加热电极；以及在加热电极上形成电阻可变材料层。

根据本发明的另一个示例性实施例，提供了一种制造半导体器件的方法。所述方法可以包括以下步骤：在半导体衬底上顺序层叠第一半导体层和第二半导体层，所述第二半导体层具有与第一半导体层不同的刻蚀选择性；通过将与栅极形成区相对应的第二半导体层的一部分刻蚀预定的厚度来限定源极形成区和漏极形成区；在栅极形成区的表面上形成栅绝缘层并且在第一半导体层中形成氧化物半导体层；通过刻蚀漏极形成区的外侧中的第二半导体层和氧化物半导体层来限定晶体管区；通过选择性地去除暴露出的第一半导体层来形成公共源极节点；在栅极形成区中形成栅极，分别在源极形成区和漏极形成区中形成源极区和漏极区；在源极区和漏极区上形成加热电极；以及在加热电极上形成电阻可变材料层。