[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及在光学应用中使用的半导体装置及其制造方法。

背景技术

为了满足未来计算系统的需要，可能需要更高速度和更高能效的电互连的替代，例如诸如，芯片级光学互连和芯片对芯片光学互连。集成光学，特别是硅光子学，可适当地满足这样的需求。为了有成本效益地批量制造具有适合于用于高速装置和/应用中的执行性能的基于CMOS的芯片，要提供具有兼容光源的集成光学互连。在此情况下的问题是，由于硅的间接带隙，没有基于硅的光源是可利用的和/或可被使用的。已经通过采用基于III-V半导体材料系统设法解决该问题，基于III-V半导体材料系统典型地提供为结合硅电子学和更一般的基于硅平台的集成光学使用的光源。然而，与此相关的问题由III-V化合物半导体和硅之间的晶格失配造成，在复杂硅平台上直接的单片集成基于III-V的光源的变得复杂。在前面提出的方法中，为了便于这样的集成，采用接合的基于III-V的光源或者毯覆增益材料。这样，在将预处理的基于III-V的光源接合到给定的波导结构时，实现相对高精度对准可能是耗时的和有挑战，特别是因为对准精度可能受到接合工艺的进一步限制。为了在预处理的硅基波导上接合毯覆式的III-V材料，可采用设置在硅晶片上的对准标记，其设置用于III-V层的图案化中涉及的光刻。因为基于诸如III-V材料化合物半导体系统的光源相对于诸如硅波导和/或共振器的对准精度可能相当取决于光刻精度，所以对于一定的应用这样的对准精度可能不是不足够的。

现在参考Appl.Phys.Lett.,vol.91,021114,2007中出版的，作者为Li等人，标题为“Defect reduction of GaAs epitaxy on Si（001）using selective aspect ratio trapping”的文件，其中报道了采用宽高比限制在硅上氧化物沟槽中的III-V外延。还参考J.Electrochem.Soc.156,H574,2009中出版的，作者为Li等人，标题为“Monolithic integration of GaAs/InGaAs lasers on virtual Ge substrates via aspect-ratio trapping”的文件，其中示例了凭借宽高比诱捕和外延横向附晶，GaAs/InGaAs量子阱层通过金属有机化学气相沉积形成在硅上的实质Ge基板上。这些文件分别有关于设法解决与在硅上制造包括诸如III-V材料系统的化合物半导体材料系统的结构相关的其它已知的问题，这些问题可导致其中集成了这样的结构的装置的性能劣化。这样的问题涉及III/V材料系统和硅之间的晶格失配和热系数的差别。然而，这些文件中的任何一个都没有设法解决上面讨论的与化合物半导体系统对准相关的问题，该化合物半导体系统与光学结构（诸如波导，更具体的，光子结构）单片集成且光学耦合。

在Appl.Phys.Lett.,vol.97,163501,2010中出版的，作者为Bjoerk等人，标题为“Si-InAs heterojunction Esaki tunnel diodes with high current densities”的文件中，讨论了硅上的III-V纳米线生长。没有解决有关于诸如波导和/或光子结构的光学构件单片集成和光学耦合的化合物半导体系统的对准相关的问题和/或议题。