[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，能够合适地用于例如具有读出放大器的半导体装置中。

背景技术

一直以来，在半导体存储装置中设有将从存储单元读取出的微小的电压放大成电源电压的读出放大器。另外，还提出有对读出放大器的偏移电压进行补偿的各种偏移补偿电路。

在“M.-F.Chang,S.-J.Shen,C.-C.Liu,C.-W.Wu,Y.-F.Lin,S.-C.Wu,C.-E.Huang,H.-C.Lai,Y.-C.King,C.-J.Lin,H.-j.Liao,Y.-D.Chih,H.Yamauchi,“An Offset-Tolerant Current-Sampling-Based Sense Amplifier for Sub-100nA-Cell-Current Nonvolatile Memory”,IEEE International Solid-State Circuits Conference,Dig.of Tech.Papers,pp.206-208,2011”（“一种用于低于100nA的单元电流的非易失性存储器的基于偏移容忍电流采样的读出放大器”,IEEE国际固态电路会议，科技论文文摘第206-208页,2011”）的偏移补偿电路中，首先，将读出放大器的两个P沟道MOS晶体管进行二极管连接，在两个晶体管中分别流过单元电流以及基准电流，并使两个晶体管的栅极-源极间电压分别保持在两个电容器中。此时，在两个电容器中保持有修正了两个晶体管的阈值电压之差的栅极-源极间电压。接着，使两个晶体管交叉耦合连接而使感测动作开始。

另外，在日本特开2011-175689号公报的偏移补偿电路中，在两条数据总线之间连接有读出放大器。在将两条数据总线预充电到规定电压后，将一条数据总线的电荷分配给电容器而使数据总线的电压降低，并将读出放大器激活来存储读出数据信号。将该动作针对每条数据总线通过按多阶段改变电容器的容量值来进行。基于所存储的多个读出数据信号来确定在读出动作时与数据总线连接的电容器的容量值。

在上述非专利文献中，由于每当读出动作时就会对两个电容器充电，所以具有读出速度变慢的问题。

另外，在日本特开2011-175689号公报中，由于针对每条数据总线通过按多阶段改变电容器的容量值来存储读出数据信号，并基于所存储的多个读出数据信号来确定电容器的容量值，所以具有结构复杂的问题。

发明内容

根据一个实施方式，通过本申请的半导体装置，在将第一节点以及第二节点预充电为相同电压之后将读出放大器激活，并基于此时的读出放大器的输出信号来使第一节点或第二节点的电压降低。

根据这一实施方式，能够以简单的结构来谋求读出速度的高速化。

本发明的上述及其他目的、特征、具体情况以及优点能够从联系附图来理解的关于本发明的如下具体说明中得以明确。

附图说明

图1是表示本申请第一实施方式的微控制器芯片的结构的框图。

图2是表示图1所示的存储阵列的结构的电路框图。

图3是表示图2所示的子阵列以及读出放大器带的主要部分的电路图。

图4是用于说明图3所示的读出放大器的偏移电压及其补偿方法的时序图。

图5是表示图1所示的微控制器芯片中的电源投入后的芯片初始化顺序的时序图。

图6是表示图3所示的闪存的偏移感测动作以及读出动作的时序图。

图7是表示在本申请第二实施方式的微控制器芯片中所包含的闪存的主要部分的电路图。

图8是表示图7所示的闪存的偏移感测动作以及读出动作的时序图。

图9是表示在本申请第三实施方式的微控制器芯片中所包含的闪存的主要部分的电路图。

图10是表示图9所示的闪存的偏移感测动作以及读出动作的时序图。

图11是表示在本申请第四实施方式的微控制器芯片中所包含的闪存的主要部分的电路图。

图12是表示图11所示的闪存的偏移感测动作以及读出动作的时序图。

图13是表示在本申请第五实施方式的微控制器芯片中所包含的闪存的主要部分的电路图。

图14是表示图13所示的闪存的偏移感测动作以及读出动作的时序图。

图15是表示图13所示的闪存的偏移感测动作以及读出动作的其他时序图。

具体实施方式

第一实施方式