[发明专利]一种嵌入式有源埋入功能基板的封装工艺及封装结构

说明书

技术领域

本发明涉及半导体封装领域，尤其涉及一种嵌入式有源埋入功能基板的封装工艺及其封装结构。

背景技术

随着信息技术的不断发展，手机和各种电子产品越来越向轻薄短小的方向发展，手机电脑的性能越来越高，体积变得越来越小，对芯片和器件的集成度要求也越来越高。随着大规模集成电路的不断发展和革新，线宽已经接近22纳米，集成度达到空前的水平。对于技术和设备的要求也达到了一个全新的高度。线宽进一步变小的难度越来越大，技术和设备的加工能力的提升难度更大，技术和设备水平的发展趋于减缓。

这种情况下，3D高密度封装受产业界广泛的重视，一个器件中的芯片不再是一个，而是多个，并且不再是只在一层排列，而是堆叠成三维高密度微组装芯片。芯片三维堆叠有效减少了器件的三维尺寸，芯片间的堆叠方式也在不断的改进。从FLIP CHIP到硅基TSV（Through Silicon Via）通孔互联技术，器件的三维尺寸变得越来越小。封装工艺也从原来的键合、贴片、塑封，演变成引入前段工艺的RDL、Flip Chip、晶圆键合、TSV等等关键工艺技术，使得更芯片密度更大、尺寸更小的封装结构不断涌现。

现有有机基板的有源芯片的埋入技术中所存在限制其大规模量产的关键问题在于，其埋入芯片的良率以及散热可靠性的问题，尤其是对于大功率的器件来说热管理性能制约了其有机基板有源芯片埋入的应用。

发明内容

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

鉴于上述和/或现有半导体封装中存在的问题，提出了本发明。

因此，本发明的目的是提出一种嵌入式有源埋入功能基板的封装工艺，解决目前埋入芯片的良率以及散热可靠性的问题。

为解决上述技术问题，本发明提供了如下技术方案：一种嵌入式有源埋入功能基板的封装工艺，包括，提供两个初级封装组件，每个初级封装组件中有机基板的金属槽内封装有芯片,所述初级封装组件具有第一主面和与第一主面相对的第二主面，所述芯片的主侧与所述第二主面同向，且其上设置有连接垫片；将两个初级封装组件的两个第一主面相对的压合形成次级封装组件，压合后两个初级封装组件中的两个有机基板夹持封装于所述有机基板的金属槽内的芯片；自所述次级封装组件的两个外侧面对应所述芯片上的连接垫片进行盲孔开窗口并开设盲孔至所述芯片上的连接垫片处；在所述次级封装组件上开设通孔，所述通孔贯穿所述次级封装组件；对所述盲孔、所述通孔以及次级封装组件的两个外侧面进行化金属作为种子层，然后进行填孔电镀；进行第一外层线路层的制作。

作为本发明所述嵌入式有源埋入功能基板的封装工艺的一种优选方案，其中：所述提供两个初级封装组件，其中每个初级封装组件的制作工艺包括，提供一有机基板并在有机基板的一侧形成金属槽，所述金属槽的尺寸与待封装的芯片的尺寸相适应；将所述芯片的主侧贴装于所述金属槽内；在与所述芯片的主侧相对的另一侧进行金属制作以封装所述芯片；进行区域金属蚀刻，所述区域金属蚀刻是对有电气连通的通孔的位置的金属进行蚀刻。

作为本发明所述嵌入式有源埋入功能基板的封装工艺的一种优选方案，其中：在进行第一外层线路层的制作后，还包括，在所述第一外层线路层的两个表面进行外层线路介质层的压合；互连所述外层线路介质层上的介质层盲孔并进行第二外层线路层的制作。

作为本发明所述嵌入式有源埋入功能基板的封装工艺的一种优选方案，其中：在进行第二外层线路层的制作后，还包括，在所述第二外层线路层进行外层阻焊层的制作；进行后续的芯片的组装或植球。

作为本发明所述嵌入式有源埋入功能基板的封装工艺的一种优选方案，其中：所述有机基板包括有机层以及夹持所述有机层的分别位于所述有机层的两个金属层，在有机基板第一主面形成金属槽之前，其还包括，对所述有机基板的两个金属层进行增金属工艺，使得增金属后所述有机基板的两个金属层增厚。

作为本发明所述嵌入式有源埋入功能基板的封装工艺的一种优选方案，其中：所述将两个初级封装组件的两个第一主面相对的压合形成次级封装组件后，其还包括，将所述次级封装组件的两个外侧面上的金属进行减薄。

作为本发明所述嵌入式有源埋入功能基板的封装工艺的一种优选方案，其中：所述在所述次级封装组件上开设通孔后，其还包括，蚀刻所述次级封装组件的两个外侧面上的金属。