[发明专利]肖特基晶体管的驱动电路

说明书

技术领域

本文所讨论的实施例涉及一种肖特基（Schottky）晶体管的驱动电路。

背景技术

作为一种类型的HEMT（高电子迁移率晶体管）的肖特基GaN（氮化镓）晶体管可以实现高输出和高速操作，并且因此肖特基GaN晶体管被用在执行高速开关的开关电路、电力电路等中。

[专利文献1]日本公开专利公布第2011-101217号

[专利文献2]日本公开专利公布第2010-109322号

发明内容

本实施例的目的是提供一种肖特基晶体管的驱动电路，该肖特基晶体管的驱动电路能够与击穿电压的差异无关地发挥肖特基晶体管的驱动性能并且避免开关操作中的延迟。

根据所公开的技术的一个方面，提供了一种肖特基晶体管的驱动电路，该肖特基晶体管的驱动电路包括：输入端子，用于接收所输入的信号；输出端子，连接到肖特基晶体管的栅极；第一电源线；第二电源线，具有低于第一电源线的电位；基准晶体管，该基准晶体管以与肖特基晶体管相同的方式形成，该基准晶体管的源极和漏极中的至少一个连接到第二电源线；电阻器，连接在第一电源线与基准晶体管的栅极之间；电压生成器，连接到在电阻器与基准晶体管的栅极之间的第一节点，并且用于将等于或低于第一节点处的电压的电压供给到第二节点；以及开关元件，用于响应于输入到输入端子的信号将第二节点处的电压传送到输出端子。

根据上述的肖特基晶体管的驱动电路，可以与击穿电压的差异无关地发挥肖特基晶体管的驱动性能并且避免开关操作中的延迟。

附图说明

图1是示出了肖特基GaN晶体管的示例的横截面图；

图2是示出了肖特基GaN晶体管的漏电流特性的图；

图3是示出了为了抑制击穿而将电阻器连接到肖特基晶体管的栅极的示例的图；

图4是示出了根据实施例的肖特基晶体管的驱动电路的图；

图5是示出了基准晶体管的漏电流特性和电阻器的电流-电压特性的图；

图6是示出了驱动信号生成器和电压生成器的具体示例的图；

图7是示出了根据第二实施例的肖特基晶体管的驱动电路的图；以及

图8是示出了将GaN晶体管和驱动电路形成在同一半导体芯片上的示例的图，其为描绘了将四个基准晶体管放置在半导体芯片的四个角的状态的图。

具体实施方案

在对实施例进行描述之前，下面将说明用于帮助理解实施例的序言。

图1是示出了肖特基GaN晶体管的示例的横截面图。

图1中所示的肖特基GaN晶体管包括衬底11、形成在衬底11上的缓冲层12、形成在缓冲层12上的电子渡越层13以及形成在电子渡越层13上的电子供给层14。

源极电极15和漏极电极16彼此分离地形成在电子供给层14上。接触层17和栅极电极18堆叠在电子供给层14在源极电极15与漏极电极16之间的部分上。

例如，肖特基GaN晶体管可以使用硅（Si）衬底作为衬底11。例如，缓冲层12是通过对AlN（氮化铝）和GaN进行堆叠而形成的。同时，电子渡越层13由未掺杂的GaN形成，而电子供给层14由AlGaN（氮化铝镓）形成。此外，接触层17由p型GaN形成，而源极电极15、漏极电极16以及栅极电极18由金属（诸如Ni（镍）、Ti（钛）、Al（铝）、Pt（铂）或Au（金））形成。

图2是示出了肖特基GaN晶体管（在下文中简称为“GaN晶体管”）的漏电流特性的图，在图2中水平轴指示栅极电压V_G并且垂直轴指示栅极电流I_G。

为了减小GaN晶体管的导通电阻，优选的是将栅极电压V_G设置为尽可能地高。然而，如图2中所示，当栅极电压V_G超过一定的电压时，从栅极流向源极的栅极电流I_G（在下文中也称为“漏电流”）增加。触发这样的栅极电流I_G的增加的电压被称为击穿电压。

这样的GaN晶体管在击穿电压方面展现出相对地大的差异。例如，存在具有8.0V的击穿电压的晶体管，并且存在具有7.8V的击穿电压的另一晶体管。由于这个原因，将GaN晶体管的栅极电压设置为具有余量的低电平。

然而，将栅极电压设置为低电平导致了在高的导通电阻下进行操作。因此，未充分地发挥肖特基GaN晶体管的驱动性能。此外，在高的导通电阻下进行操作引起了大量热量的生成，其导致了浪费电力。