[发明专利]一种半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区上形成由自下而上层叠的牺牲介电层和牺牲栅极材料层构成的伪栅极结构；

同时去除位于所述NMOS区和所述PMOS区的伪栅极结构中的牺牲介电层和牺牲栅极材料层以形成凹槽；

在所述凹槽中形成高k介电层和第一金属栅极；

形成仅覆盖NMOS区的硬掩膜层，并以所述硬掩膜层为掩膜，去除位于所述PMOS区的第一金属栅极和高k介电层，并在所述半导体衬底中形成沟道凹槽；

在所述沟道凹槽的底部形成另一高k介电层，在所述另一高k介电层上形成第二金属栅极，并去除所述硬掩膜层。

2.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺实施所述牺牲介电层和所述牺牲栅极材料层的去除。

3.根据权利要求2所述的方法，其特征在于，所述干法蚀刻的工艺参数包括：蚀刻气体HBr的流量为20-500sccm，压力为2-40mTorr，功率为100-2000W。

4.根据权利要求2所述的方法，其特征在于，在实施所述干法蚀刻之后，采用湿法蚀刻工艺去除所述干法蚀刻产生的蚀刻残留物和杂质。

5.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺实施所述位于所述PMOS区的第一金属栅极和高k介电层的去除以及所述沟道凹槽的形成。

6.根据权利要求5所述的方法，其特征在于，所述干法蚀刻的工艺参数包括：蚀刻气体为Cl₂和O₂，Cl₂的流量为50-500sccm，O₂的流量为2-10sccm，压力为2-40mTorr，功率为100-2000W。

7.根据权利要求5所述的方法，其特征在于，联合采用所述干法蚀刻工艺和湿法蚀刻工艺实施所述位于所述PMOS区的第一金属栅极和高k介电层的去除以及所述沟道凹槽的形成。

8.根据权利要求1所述的方法，其特征在于，所述沟道凹槽的深度为1-4nm。

9.根据权利要求1所述的方法，其特征在于，在去除所述牺牲介电层和所述牺牲栅极材料层之前，还包括下述步骤：在所述伪栅极结构的两侧形成侧壁结构；在所述侧壁结构两侧的半导体衬底中形成源/漏区；在所述侧壁结构两侧的PMOS区中形成嵌入式锗硅层；在所述半导体衬底上形成完全覆盖所述伪栅极结构的接触孔蚀刻停止层和层间介电层；执行化学机械研磨以露出所述伪栅极结构的顶部。

10.根据权利要求9所述的方法，其特征在于，在分别沉积构成所述第一金属栅极和所述第二金属栅极的材料之后，还包括执行化学机械研磨的步骤，直至露出所述层间介电层。

11.根据权利要求10所述的方法，其特征在于，通过所述化学机械研磨去除所述硬掩膜层。

12.根据权利要求1所述的方法，其特征在于，所述第一金属栅极包括自下而上依次层叠的第一功函数设定金属层、阻挡层和金属栅极材料层；所述第二金属栅极包括自下而上依次层叠的第二功函数设定金属层、另一阻挡层和另一金属栅极材料层。

13.根据权利要求12所述的方法，其特征在于，所述第一功函数设定金属层包括一层或多层金属或金属化合物，其构成材料为适用于所述NMOS的金属材料；所述第二功函数设定金属层包括一层或多层金属或金属化合物，其构成材料为适用于所述PMOS的金属材料。

14.根据权利要求12所述的方法，其特征在于，所述高k介电层和所述第一功函数设定金属层之间以及所述另一高k介电层和所述第二功函数设定金属层之间形成有覆盖层，其构成材料包括氮化钛或氮化钽。

15.根据权利要求1所述的方法，其特征在于，所述高k介电层和所述半导体衬底之间以及所述另一高k介电层和所述半导体衬底之间形成有界面层，其构成材料包括硅氧化物。

16.根据权利要求1所述的方法，其特征在于，所述高k介电层和所述另一高k介电层的介电常数为3.9以上；所述牺牲栅极材料层的材料包括多晶硅、氮化硅或无定形碳；所述牺牲介电层的材料包括二氧化硅；所述硬掩膜层的材料包括SiN或BN。