[发明专利]NOR闪存单元的制作方法及NOR闪存单元

说明书

技术领域

本发明涉及闪存单元技术领域，尤其涉及一种NOR闪存单元的制作方法及NOR闪存单元。

背景技术

在45nm及以下节点NOR闪存制作工艺上，由于存储单元的尺寸进一步缩小，控制栅（control gate，简称CG）和连线的距离越来越近，常规光阻定义接触孔（contact，简称CT）的方法已经走不通，进而转向自对准接触孔（Self-Aligned-Contact，SAC）工艺，同时源端采用钨槽（tungsten slot）技术。

现有NOR闪存（Flash）包含存储部分和外围电路部分，所述存储部分包含存储单元和位于所述存储单元一边的字线引出端。其中，字线用于连接外围电路部分和存储部分的控制栅。

（1）存储部分

由于现有技术的SAC工艺需要使用氮化硅（SiN）作为接触刻蚀的阻挡层，而且由于控制栅（control gate，CG）之间间距非常小，无法在存储单元的CG端形成金属硅化物（silicide），从而使得接触电阻增加，导致字线（word line，简称WL）的电阻变大，影响NOR闪存单元的运行速度。另外，即便采用金属钨栅（tungsten gate）虽然降低了接触电阻，但是给量产带来污染的风险，而且对于存储器（memory）和逻辑（logic）混合的制造工厂（FAB）来说，基本无法使用该工艺。

图1是现有技术的闪存单元的制造方法的流程图；图2a～图2c是现有技术的闪存单元的制作方法中不同阶段的晶圆截面示意图。如图1和图2a～图2c所示，其制作方法包含以下步骤：

S110，在字线引出端的基板21上形成氧化物-氮化物-氧化物（ONO）叠层22、控制栅层23和停止层24，形成ONO叠层22、控制栅层23和停止层24的晶圆截面如图2a所示。

S120，在停止层24上形成介质层25，形成介质层后的晶圆截面如图2b所示。

S130，在介质层25中形成接触孔。

S140，在接触孔中形成金属互联26以连接控制栅层23和字线（未示出），形成金属互联后的晶圆截面如图2c所示。

（2）外围电路部分。

图2d是现有技术的NOR闪存单元的外围电路形成金属硅化物后的晶圆截面示意图。如图2d所示，在外围电路部分的源极、漏极和控制栅处可以形成金属硅化物以降低外围电路部分的源极、漏极和控制栅的接触电阻。

综上所述，在现有技术的NOR闪存单元中，外围电路部分可以在源极、漏极和控制栅处形成金属硅化物，但是对于45nm及以下节点NOR闪存制作工艺上，由于存储单元的尺寸进一步缩小，无法在存储部分的控制栅上形成金属硅化物，从而使得接触电阻增加，导致字线的电阻变大，影响NOR闪存单元的运行速度。

发明内容

有鉴于此，本发明提出一种NOR闪存单元的制作方法及NOR闪存单元，能够解决现有技术中字线的电阻变大从而影响闪存的运行速度的问题。

本发明公开了一种NOR闪存单元的制作方法，所述NOR闪存单元包含存储部分和外围电路部分，所述存储部分包含存储单元和位于所述存储单元一边的字线引出端，所述制作方法包含：

在基板上形成氧化物-氮化物-氧化物（ONO）叠层、控制栅层和停止层；

图案化所述字线引出端处的停止层以露出部分所述控制栅层；

在露出的控制栅层上形成金属硅化物层；

在所述停止层和所述金属硅化物层上形成介质层；

在所述介质层中形成接触孔；

在所述接触孔中形成金属互联以连接所述金属硅化物层和字线。

优选地，在所述字线引出端处形成的金属硅化物层与在所述外围电路部分的源极、漏极和控制栅处形成的金属硅化物层为同时形成的。

优选地，所述在露出的控制栅层上形成金属硅化物层包含：

在露出的控制栅层上形成金属层；

热退火以使得所述金属层与所述控制栅层反应从而形成所述金属硅化物层。

优选地，所述金属层由钛，钴或镍所形成。

优选地，所述金属硅化物层的厚度为100～300埃。

优选地，所述NOR闪存单元为节点不大于45nm的闪存单元。

本发明还提供了一种NOR闪存单元，包含存储部分和外围电路部分，所述存储部分包含存储单元和位于所述存储单元一边的的字线引出端，所述字线引出端包含基板、氧化物-氮化物-氧化物（ONO）叠层、控制栅层、停止层、介质层，还包含：

开口，形成在所述字线引出端的停止层中；