[发明专利]分栅式闪存及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种分栅式闪存及其形成方法。

背景技术

闪存（Flash Memory）作为一种集成电路存储器件，由于其具有高速、高密度、可微缩、断电后仍然能够保持数据等诸多优点，被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。闪存作为一种非易失性存储器，其运作原理是通过改变存储单元的临界电压来控制门极通道的开关，以达到存储数据的目的，使存储在存储单元中的数据不会因电源中断而消失。

通常，依据构成存储单元的晶体管栅极结构的不同，闪存可以分为两种：堆叠栅式闪存和分栅式闪存。由于叠栅式闪存存在过擦除问题，而分栅式闪存有效的避免了过擦除效应，电路设计相对简单。而且，相比叠栅式闪存，分栅式闪存利用源端热电子注入进行编程，具有更高的编程效率。

公开号为CN101465161A的中国专利文献公开了一种分栅式闪存。所述分栅式闪存包括源极区域、漏极区域、字线以及两个存储位单元，每个存储位单元包括位于半导体衬底表面的第一氧化硅层，位于所述第一氧化硅层表面的多晶硅浮栅，位于所述多晶硅浮栅表面的第二氧化硅层，位于所述第二氧化硅层表面的多晶硅控制栅，以及覆盖所述第一氧化硅层、多晶硅浮栅、第二氧化硅层和多晶硅控制栅的氧化硅侧墙。

为了保证对所述分栅式闪存编程时，电子能够顺利地进入所述多晶硅浮栅，所述第一氧化硅层不能做得太厚。然而，较薄的第一氧化硅层易于造成电子由多晶硅浮栅中跑出，导致闪存的数据保持（data retention）能力较弱。

发明内容

本发明解决的是分栅式闪存数据保持能力差的问题。

为解决上述问题，本发明提供一种分栅式闪存，包括半导体衬底；位于所述半导体衬底表面的存储位单元；所述存储位单元包括位于所述半导体衬底表面的第一绝缘层，位于所述第一绝缘层表面的浮栅，位于所述浮栅表面的第二绝缘层，位于所述第二绝缘层表面的控制栅以及覆盖所述浮栅、控制栅的侧墙结构；其中，所述第一绝缘层包括均位于所述半导体衬底表面的第三绝缘层和第四绝缘层，所述第三绝缘层的厚度大于所述第四绝缘层的厚度；对所述存储位单元编程时，所述半导体衬底内的电子经由所述第四绝缘层注入所述浮栅。

可选的，所述第三绝缘层的厚度为150埃～250埃，所述第四绝缘层的厚度为80埃～120埃。

基于上述分栅式闪存，本发明还提供了一种分栅式闪存的形成方法，所述形成方法包括：提供半导体衬底；在所述半导体衬底上形成存储位单元，其中，所述存储位单元至少包括位于所述半导体衬底表面的第一绝缘层，位于所述第一绝缘层表面的浮栅，位于所述浮栅表面的第二绝缘层，位于所述第二绝缘层表面的控制栅以及覆盖所述浮栅、控制栅的侧墙结构；其中，所述第一绝缘层包括均位于所述半导体衬底表面的第三绝缘层和第四绝缘层，所述第三绝缘层的厚度大于所述第四绝缘层的厚度；对所述存储位单元编程时，所述半导体衬底内的电子经由所述第四绝缘层注入所述浮栅。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的分栅式闪存包括位于半导体衬底与浮栅之间的第一绝缘层，所述第一绝缘层包括均位于所述半导体衬底表面的第三绝缘层和第四绝缘层。所述第三绝缘层的厚度大于所述第四绝缘层的厚度，电子从所述浮栅中泄露出来的几率减小，提高了分栅式闪存的数据保持能力。并且，对所述分栅式闪存编程时，所述半导体衬底内的电子经由所述第四绝缘层注入所述浮栅，而不需要经过所述第三绝缘层，能够保证对所述分栅式闪存的正常编程。

进一步，由于所述第三绝缘层的厚度相对于所述第四绝缘层增加，减小了所述浮栅与所述半导体衬底之间的电容，因此，提高了分栅式闪存中控制栅的耦合系数。

附图说明

图1～图9是本发明实施例1的分栅式闪存的形成过程的结构示意图；

图10～图23是本发明实施例2的分栅式闪存的形成过程的结构示意图。

具体实施方式

正如背景技术中所描述的，现有的分栅式闪存为了保证编程时电子能够顺利地进入浮栅，位于浮栅和半导体衬底间的第一氧化硅层不能做得太厚。然而，闪存的数据保持能力与所述第一氧化硅层的厚度有关：所述第一氧化硅层越薄，闪存的数据保持能力越差。

对所述分栅式闪存编程时，所述分栅式闪存内部形成横向电场和纵向电场。在所述横向电场和纵向电场的作用下，半导体衬底中的电子仅经过所述第一氧化硅层靠近字线的一端进入浮栅。因此，本发明技术方案通过保持部分第一氧化硅层的厚度不变，保证编程时电子顺利地注入浮栅；通过增加部分第一氧化硅层的厚度，提高分栅式闪存的数据保持能力。