[发明专利]薄膜晶体管、阵列基板及其制造方法和显示装置

说明书

技术领域

本发明涉及显示技术领域，具体地，涉及一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、该阵列基板的制造方法和一种包括所述阵列基板的显示装置。

背景技术

阵列基板是显示装置的重要部件，阵列基板至少包括数据线、栅线、薄膜晶体管和像素电极。图1中所示的是一种常见的薄膜晶体管，该薄膜晶体管包括源极1、漏极2、栅极3和有源层4。数据线与薄膜晶体管的源极1相连，栅线5与薄膜晶体管的栅极3相连，漏极2与像素电极6相连，通过薄膜晶体管为像素电极6充电。薄膜晶体管的充电能力越强，充电时间越短，则可以获得越好的显示效果。

随着人们对显示装置的显示质量要求越来越高，需要增加阵列基板中像素单元的个数，以提高显示装置的分辨率。像素单元个数越多，则需要的充电时间越长，因此，越来越需要提高薄膜晶体管的充电效率以及降低薄膜晶体管的充电时间。

发明内容

本发明的目的在于提供一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、该阵列基板的制造方法和一种包括所述阵列基板的显示装置。利用该薄膜晶体管可以缩短对像素电极充电所需的时间，从而使得阵列基板可以具有较多的像素单元，进而提高显示装置的分辨率。

为了实现上述目的，作为本发明的一个方面，提供一种薄膜晶体管，该薄膜晶体管包括栅极，其中，所述薄膜晶体管还包括上有源层、下有源层、上源极、下源极、上漏极和下漏极，所述上有源层和所述下有源层分别位于所述栅极的上下两侧，所述下源极与所述下漏极与所述下有源层相连，所述上源极和所述上漏极与所述上有源层相连。

优选地，所述上源极和所述下源极通过第一过孔相连，所述上漏极和所述下漏极通过第二过孔相连。

优选地，所述上有源层和所述栅极之间设置有上栅极绝缘层，所述下有源层和所述栅极之间设置有下栅极绝缘层。

优选地，所述薄膜晶体管还包括覆盖所述上有源层的保护层，所述上源极和所述上漏极设置在所述保护层上，并且所述上源极通过第三过孔与所述上有源层相连，所述上漏极通过第四过孔与所述上有源层相连。

作为本发明的另一个方面，提供一种阵列基板，该阵列基板包括由多条数据线和多条栅线划分成的多个像素单元，每个像素单元内都设置有薄膜晶体管和与该薄膜晶体管相连的像素电极，其中，所述薄膜晶体管为本发明所提供的上述薄膜晶体管，所述像素电极同时与所述上漏极和所述下漏极电连接，所述数据线同时与所述上源极和所述下源极电连接。

优选地，所述上漏极和所述上源极与所述像素电极由相同的材料制成。

作为本发明的再一个方面，提供一种显示装置，该显示装置包括阵列基板，其中，该阵列基板为本发明书所提供的上述阵列基板。

作为本发明的还一个方面，提供一种阵列基板的制造方法，其中，该制造方法包括以下步骤：

形成包括下源极和下漏极的图形的步骤；

形成包括下有源层的图形的步骤；

形成包括栅极的图形的步骤；

形成包括上有源层的图形的步骤；

形成包括上源极和上漏极的图形的步骤；和

形成包括像素电极的图形的步骤，该像素电极同时与所述下漏极和所述上漏极电连接。

优选地，所述制造方法还包括在所述形成包括上源极和上漏极的图形的步骤之前进行的形成第一过孔和第二过孔的步骤，以使得所述上源极和所述下源极通过所述第一过孔相连，所述上漏极和所述下漏极通过所述第二过孔相连。

优选地，所述制造方法还包括在所述形成包括上有源层的图形的步骤与所述形成包括上源极和上漏极的图形的步骤之间进行形成保护层的步骤，该保护层覆盖所述上有源层。

优选地，所述制造方法包括在所述形成保护层的步骤之后，进行在所述保护层上形成第三过孔和第四过孔的步骤，所述形成包括上源极和上漏极的图形的步骤和所述形成包括像素电极的图形的步骤同时进行，以使得所述上源极、所述上漏极与所述像素电极由同种材料制成，并使得所述上源极通过所述第三过孔与所述上有源层连接，所述上漏极通过所述第四过孔与所述上有源层连接。

优选地，所述制造方法包括在所述形成保护层的步骤之后，进行在所述保护层上形成第三过孔和第四过孔的步骤同时，进行形成第一过孔和第二过孔的步骤，以使得所述上源极和所述下源极通过所述第一过孔相连，所述上漏极和所述下漏极通过所述第二过孔相连。