[发明专利]在最外鳍的外侧表面上包括外延生长阻挡物的多鳍FINFET器件和相关方法

说明书

技术领域

本发明涉及电子器件领域，并且更具体地涉及半导体器件及其相关方法。 

背景技术

半导体器件技术继续发展从而提供更高芯片密度和操作频率。鳍型场效应晶体管(FINFET)是用来帮助在维持适当功率消耗预算时提供所需器件缩放的一类晶体管技术。 

第2010/0203732号美国专利公开一种FINFET器件和相关方法，其中每个FINFET可以具有亚光刻尺度宽度。该方法包括在位于衬底上的包含半导体的层上面形成具有多个开口的掩模。然后执行成角度离子注入以向包含半导体的层的第一部分引入掺杂物，其中基本上无掺杂物的剩余部分存在于掩模下面。随后对包含半导体的层的基本上无掺杂物的剩余部分选择性去除包含半导体的层的包含掺杂物的第一部分以提供图案。然后向衬底中传送图案以提供具有亚光刻尺度宽度的鳍结构。 

另一类FINFET器件是多鳍FINFET。这一器件通常包括具有覆盖鳍的三栅极的多个间隔开的半导体鳍。FINFET的有效栅极宽度2nh，其中n是鳍数目并且h是鳍高度。因此，可以通过使用多个鳍来获得具有更高接通电流的更宽晶体管。然而，更高鳍数目可能造成更复杂的器件结构，这些器件结构可能带来制作挑战。 

发明内容

因此鉴于前述背景，本发明的目的是提供一种可靠并且容易制 作的多鳍FINFET器件。 

根据本发明的这一和其它目的、特征及优点由一种多鳍FINFET器件提供，该多鳍FINFET器件可以包括衬底以及从衬底向上延伸并且沿着衬底间隔开的多个半导体鳍。每个半导体鳍可以具有相对的第一端和第二端以及在第一端与第二端之间的中间部分，并且多个半导体鳍中的最外鳍可以在其外侧表面上包括外延生长阻挡物。FINFET还可以包括：至少一个栅极，覆盖半导体鳍的中间部分；在半导体鳍之间的多个凸起外延半导体源极区域，与半导体鳍的第一端相邻；以及在半导体鳍之间的多个凸起外延半导体漏极区域，与半导体鳍的第二端相邻。这样，可以在生长凸起外延源极和漏极区域期间避免在最外鳍的外侧表面上的外延生长，这可以有利地造成减少的电短接可能性 

举例而言，外延生长阻挡物可以包括化合物，化合物包括半导体以及在碳和氟中的至少一项。另外，多个半导体鳍可以例如包括硅。更具体而言，多个半导体鳍可以包括第一组P沟道鳍和从第一组P沟道鳍间隔开的第二组N沟道鳍以限定互补金属氧化物半导体(CMOS)FINFET，并且至少一个栅极可以包括用于第一组P沟道鳍和第二组N沟道鳍中的每个沟道鳍的相应栅极。 

该多鳍FINFET器件还可以包括耦合到栅极并且从衬底向上延伸而且从半导体鳍间隔开的栅极接触区域。此外，该多鳍FINFET器件也可以包括：源极接触区域，耦合到多个半导体鳍的第一端；以及漏极接触区域，耦合到多个半导体鳍的第二端。 

一种制作多鳍FINFET器件的相关方法可以包括形成从衬底向上延伸并且沿着衬底间隔开的多个半导体鳍，其中每个半导体鳍具有相对第一和第二端以及在第一与第二端之间的中间部分。该方法还可以包括：形成至少一个栅极，至少一个栅极覆盖半导体鳍的中间部分；在多个半导体鳍中的最外鳍的外侧表面上形成外延生长阻挡物；在半导体鳍之间形成与半导体鳍的第一端相邻的多个凸起外延半导体源极区域；并且在半导体鳍之间形成与半导体鳍的第二端 相邻的多个凸起外延半导体漏极区域。 

附图说明

图1是根据本发明的CMOS多鳍FINFET器件的透视图。 

图2A和图2B是分别示出图1的FINFET的鳍形成的侧视和俯视图。 

图3A和图3B是分别示出在图1的FINFET的鳍上形成三栅极的侧视和俯视图。 

图4是示出用于在图1的FINFET的最外鳍的外侧表面上形成外延生长阻挡物的离子注入步骤的例视图。 

图5A和图5B是分别示出图1的FINFET的外延源极和漏极区域形成的侧视和俯视图。 

图6是与图2A、图2B、图3A、图3B、图4、图5A和图5B中所示步骤对应的流程图。 

具体实施方式

现在下文将参照附图更完全地描述本发明，在附图中示出本发明的优选实施例。然而本发明可以用许多不同形式来体现而不应解释为限于这里阐述的实施例。实际上，提供这些实施例使得本公开内容将透彻而完整并且将向本领域技术人员完全传达本发明的范围。相似标号全篇指代相似单元。