[发明专利]半导体器件及制造方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件及制造方法。

背景技术

目前，常用的二极管通常包括PN结二极管和肖特基势垒二极管（Schottky Barrier Diode,缩写成SBD）等。其中，SBD与PN结二极管利用P型半导体与N型半导体接触形成PN结的结构原理不同，SBD采用的是金属与半导体接触形成的肖特基结的结构原理。

相对于PN结二极管来说，SBD具备低功耗、反向恢复时间短，正向导通压降低等优点。但与此同时，上述两种结构的二极管的反向性能均不理想，尤其是器件的反向漏电流较大，从而导致器件性能的降低。因此，如何有效减小二极管的反向漏电流成为亟待解决的问题。

发明内容

本发明提供一种半导体器件及制造方法，用于解决现有二极管的反向漏电流较大的问题。

本发明的第一个方面是提供一种半导体器件，包括：N型衬底、位于所述N型衬底表面上的外延层，所述外延层包括凹槽；

覆盖所述凹槽表面的金属层；

覆盖除所述凹槽之外的所述外延层表面的绝缘层；

位于所述外延层表面内，且包围所述凹槽的第一P型阱区，所述第一P型阱区隔离所述金属层和所述外延层；

其中，所述第一P型阱区和所述金属层的接触区域形成欧姆接触。

本发明的另一个方面是提供一种半导体器件制造方法，包括：

在N型衬底的外延层的表面上形成绝缘层；

通过刻蚀，去除预设区域内的所述绝缘层，以露出所述外延层的表面，形成窗口；

向所述窗口第一次注入P型杂质，并进行驱入，以形成位于所述外延层表面内的第一P型阱区，所述第一P型阱区对应的区域包含且大于所述窗口对应的区域；

根据预设的刻蚀深度，刻蚀所述窗口对应的区域，以在所述外延层的表面形成凹槽；

在所述凹槽的表面上，淀积金属层，以覆盖所述凹槽的表面；

其中，所述第一P型阱区隔离所述金属层和所述外延层。

本发明提供的半导体器件及制造方法，通过在外延层设置凹槽，并在所述外延层表面内形成包围所述凹槽的P型阱区，且所述P型阱区隔离覆盖在所述凹槽表面的金属层和所述外延层的技术方案，有效减小器件的反向漏电流。

附图说明

图1为本发明实施例一提供的一种半导体器件的剖面示意图；

图2为本发明实施例二提供的另一种半导体器件的剖面示意图；

图3为本发明实施例三提供的一种半导体器件制作方法的流程示意图；

图4-图7为本发明实施例三执行过程中半导体器件的剖面示意图；

图8为本发明实施例四提供的另一种半导体器件的制作方法的流程示意图；

图9为本发明实施例五提供的又一种半导体器件制作方法的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。

图1为本发明实施例一提供的一种半导体器件的剖面示意图，如图1所示，所述器件包括：N型衬底11、位于所述N型衬底表面上的外延层12，所述外延层包括凹槽；

覆盖所述凹槽表面的金属层13；

覆盖除所述凹槽之外的外延层12表面的绝缘层14；

位于外延层12表面内且包围所述凹槽的第一P型阱区15，第一P型阱区15隔离金属层13和外延层12，第一P型阱区15与金属层13的接触区域形成欧姆接触；

其中，N型衬底11和外延层12可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。

具体的，金属层13的材料可以为金、银、铝、铂或钼，具体材料的选择可根据实际情况而定。绝缘层14的材料包括二氧化硅。