[发明专利]晶片对准方法和装置

说明书

技术领域

本发明涉及半导体芯片封装技术，特别是涉及一种用于3D（三维）封装中的晶片对准方法。

背景技术

在半导体封装技术领域，为了增加电子器件功能密度和减少总封装成本，提出了3D封装技术。3D封装的主要特征是将两个或更多芯片（IC，集成电路）垂直堆叠在一起以便占用更少空间。利用3D封装，可以使单个封装体实现更多的功能，并使外围设备PCB的面积进一步缩小。此外，封装的芯片之间的导线长度显著缩短，信号传输速度得以提高，减少了信号时延与线路干扰，进一步提高了电气性能。

一种典型的3D封装技术中使用包含TSV（Through-Silicon-Via，硅通孔）的衬底。TSV技术是通过在芯片和芯片之间、晶片和晶片之间制作垂直导通，代替边缘引线实现芯片之间互连的技术。通常，在晶片电路图形稀疏的区域刻蚀高纵横比的TSV，并将上下层的TSV焊接在一起，从而提供两晶片间垂直的电接触。传统的电连接中可能需要几厘米的电路径长度，采用此方法仅用几微米即可实现，并且增强了这种回路的性能。

要实现上述使用TSV的3D封装，一个关键工艺是保持两个待键合晶片之间的对准。由于3D封装中的TSV和IC上其他焊点的体积小、密度高，一旦出现对准失误可能会导致电路连接失败，对器件的电性能产生严重不良的影响。另外，对准的精度越高，TSV互连所占用的晶片面积越小，节省下来的空间可以用于进一步提高电路图形面积。

目前广泛使用的晶片对准方法是光学对准。通过光学的手段检测各晶片上的对准标记是否匹配，来实现晶片之间的对准。但是实现这类技术存在各种特定工艺限制（例如针对对准标记的材料、硅衬底的掺杂浓度），或者需要特定的光学检测设备如红外灯、显微镜等。

中国专利CN1983591提出了一种晶片间对准的方法和结构。其中分别在待对准晶片中设置电容耦合结构，通过测量对应电容耦合结构组成的电容器的电容量，来保持晶片间的对准。这种方法在对准操作期间有很多具体的约束，例如两晶片必须直接物理接触且两电容耦合结构之间电绝缘，用于对准的电容耦合结构必须为可构成电容器的特定形状，并且必须沿着特定方向来移动晶片以获得对准，因为并非所有的晶片移动方向都是容易检测。这些限制都使得该专利对准方法和结构不能很方便地使用和获得推广。

如果能提供一种能够克服上述现有技术缺陷的新颖晶片对准方法，无疑是理想的。

发明内容

本发明的第一方面，提出了一种用于实现晶片对准的方法，包括以下步骤：

a在所述晶片上形成对准标记；

b将所述对准标记耦合到位于待对准位置的激励源，所述耦合引起电磁场发生变化；

c测量表示所述耦合的强度的一个或多个参数；

d将检测到所述一个或多个参数的最大值的晶片位置作为对准位置；以及

e将所述晶片移动到所述对准位置。

本发明的第二方面，提出了一种用于实现晶片对准的装置，包括：

工作台，包括：

托架，用于承载待对准的晶片，所述晶片上形成有对准标记；以及

驱动器，用于驱动所述晶片移动；

激励源，其位于待对准位置并且与所述对准标记相耦合，所述耦合引起电磁场发生变化；

测量仪，用于测量表示所述耦合的强度的一个或多个参数；以及

处理器，用于将所述测量仪检测到的所述一个或多个参数的最大值的晶片位置确定为对准位置，并控制所述工作台的驱动器将所述晶片移动到该对准位置。

根据本发明的晶片对准方法和装置，利用电磁检测辅助手段来实现晶片之间的对准。相对于现有技术中的光对准和电容检测对准，本发明的电磁检测辅助对准操作简便，其中对对准标记的形状、位置、材料等要求低，并且不需要昂贵的检测设备，具有较高的成本效益。

本发明的晶片对准方法和装置特别适合于使用TSV的晶片级3D封装，可以用于各种面对面、背对背或者面对背的晶片间对准。

附图说明

通过结合附图来参考下文中对具体实施例的描述，可获得对本发明的原理、特征和优点的更好理解。附图中相同或相应的标号表示相应或相同的部分：

图1是典型的半导体3D封装的示意性截面图；

图2是使用TSV的晶片级3D封装的示意性透视图；

图3是根据本发明的使用TSV的晶片对准的示意性截面图；

图4是根据本发明的在晶片上设置对准标记的示意性平面图；