[发明专利]半导体器件和用于产生掺杂半导体层的方法

说明书

技术领域

本发明的实施例涉及半导体器件以及用于产生掺杂半导体层的方法。

背景技术

诸如功率晶体管或功率二极管的功率半导体器件的开发中的一个重要目的是产生具有高电压阻挡能力但具有低导通电阻（R_ON）的器件。

诸如功率晶体管或功率二极管的功率半导体器件通常包括漂移区，该漂移区主要限定半导体器件的电压阻挡能力和导通电阻。在诸如功率MOSFET或功率IGBT的功率晶体管中，漂移区被布置在主体区与漏区之间并被低于漏区掺杂。在功率二极管（其中，漂移区也称为基区）中，漂移区被布置在p发射极与n发射极之间并具有低于两个发射区中的每个的有效掺杂浓度。

常规功率晶体管的导通电阻取决于电流流动方向上的漂移区的长度和漂移区的有效掺杂浓度，其中，导通电阻在漂移区的长度减

小时或在漂移区中的有效掺杂浓度增加时减小。在二极管或IGBT中，二极管或IGBT被正向偏置时的跨漂移区的电压降取决于电流流动方向上的漂移区的长度和漂移区的有效载流子浓度，其中，当漂移区的长度减小时或者当有效载流子浓度增加时，电压减小且因此减少了损耗。当类似于二极管或IGBT的双极器件被正向偏置时，电子和空穴的注入将漂移区的有效载流子浓度增加至漂移区的掺杂浓度以上。然而，在晶体管中以及在二极管中，减小该区的长度或增加掺杂浓度降低电压阻挡能力。

发明内容

第一实施例涉及具有漂移区的半导体器件。该漂移区包括至少一个漂移区区段，其包括第一掺杂类型且具有至少1E16 cm^-3的第一掺杂浓度的掺杂剂原子和第二掺杂类型且具有1E16 cm^-3的第二掺杂浓度的掺杂剂原子。

第二实施例涉及产生半导体器件的方法。该方法包括提供半导体衬底、在半导体衬底上形成外延层以及向外延层中引入第一掺杂类型的掺杂剂原子和第二掺杂类型的掺杂剂原子。

本领域的技术人员在阅读以下详细描述时和观看附图时将认识到附加特征和优点。

附图说明

现在将参考图附图来解释示例。附图用于示出基本原理，使得仅示出理解该基本原理所需的方面。附图并未按比例。在图中，相同的参考标号表示相同特征。

图1图示出包括漂移区的半导体器件的垂直横截面图。

图2图示出图1的漂移区的掺杂分布的实施例。

图3图示出被实现为垂直MOS晶体管的半导体器件的第一实施例。

图4图示出图3的MOS晶体管的主体区、漂移区和漏区的掺杂分布。

图5图示出被实现为垂直MOS晶体管的半导体器件的第二实施例。

图6图示出在漂移区中包括场电极的垂直MOS晶体管的实施例。

图7图示出在漂移区中包括补偿区的垂直MOS晶体管的实施例。

图8图示出被实现为包括邻近于漂移区的漂移控制区的垂直MOS晶体管的半导体器件。

图9图示出横向MOS晶体管的实施例。

图10图示出被实现为二极管的半导体器件。

图11包括图11A至11D，图示出用于产生半导体器件的漂移区的方法的第一实施例。

图12包括图12A和12B，图示出用于产生半导体器件的漂移区的方法的第二实施例。

图13包括图13A和13B，图示出图13A和13B中所示的制造过程的不同时间的图12B的半导体主体的掺杂分布。

图14图示出包括具有扩散阻挡层（barrier）的漂移区的半导体器件的垂直横截面图。

图15图示出根据又实施例的半导体器件的垂直横截面图。

图16图示出在pn结的弯曲区域中包括共掺杂半导体区的半导体器件的垂直横截面图。

图17图示出在边缘终止结构中包括共掺杂半导体区的半导体器件的垂直横截面图。

图18图示出包括半导体器件的MOS晶体管的垂直横截面图，该半导体器件在主体区与漂移区之间的pn结处包括共掺杂半导体区。

图19图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在沟槽栅极电极下面的共掺杂半导体区。

图20图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在沟槽栅极电极下面的共掺杂半导体区。

图21图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在场电极下面的共掺杂半导体区。

图22图示出根据第一实施例的MOS晶体管的垂直横截面图，包括在场电极下面的共掺杂半导体区。