[发明专利]半导体存储装置

说明书

相关申请

本申请享有以美国专利临时申请61／815197号（申请日：2013年4月23）为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

在本说明书中记载的实施方式涉及半导体存储装置。

背景技术

近年来，作为闪速存储器的后续候补，电阻变化存储器受到关注。电阻变化存储器通常具有如下交叉点型的结构：在多条位线和与其相交叉的多条字线的交点处，具备可变电阻元件的存储单元排列构成为矩阵状。

在这样的交叉点型的电阻变化存储器中，在选择存储单元中施加预期的电压而流动足以使可变电阻元件产生电阻变化的电流，另一方面，在非选择存储单元中，基于选择元件的选择功能等，不使电流流动。非选择存储单元中的泄漏电流的增加成为电阻变化存储器的误工作的原因，并且使功耗增加。

发明内容

本发明的实施方式提供能够防止误工作、抑制功耗的增大并加快工作速度的半导体存储装置。

以下说明的实施方式的半导体存储装置具备：存储单元阵列，其具有多条位线、与多条位线交叉的多条字线和设置于多条位线及多条字线的交叉部的存储单元；以及控制部，其对施加于位线及字线的电压进行控制。控制部在对于多个存储单元连续进行预定的工作的情况下，在选择从多条位线中选择的第1位线及从多条字线中选择的第1字线而对于第1存储单元进行了第1工作之后，在与该第1工作接续的接下来的第2工作中，选择与第1位线不同的第2位线及与第1字线不同的第2字线而选择第2存储单元。

根据实施方式的半导体存储装置，可提供能够防止误工作、抑制功耗的增大并加快工作速度的半导体存储装置。

附图说明

图1是第1实施方式涉及的非易失性半导体存储装置的框图的一例。

图2是表示第1实施方式涉及的非易失性半导体存储装置的存储单元的结构的立体图的一例。

图3是表示第1实施方式涉及的非易失性半导体存储装置的存储单元的结构的立体图的一例。

图4是说明第1实施方式涉及的非易失性半导体存储装置的存储单元的可变电阻元件和整流元件的配置的组合的例子的图。

图5是说明在第1实施方式涉及的非易失性半导体存储装置的选择存储单元及非选择存储单元中流动的电流的状况的图的一例。

图6是说明在使第1实施方式涉及的非易失性半导体存储装置进行单极工作的情况下的偏压状态的图的一例。

图7是说明在使第1实施方式涉及的非易失性半导体存储装置进行双极工作的情况下的偏压状态的一例的图。

图8是表示在第1实施方式涉及的非易失性半导体存储装置中对于多个存储单元连续地进行置位工作或复位工作的情况下的工作方法的一例的概念图。

图9A、B是表示在第1实施方式涉及的非易失性半导体存储装置中对于多个存储单元连续地进行置位工作或复位工作的情况下的工作方法的一例的概念图。

图10是表示在第2实施方式涉及的非易失性半导体存储装置中对于多个存储单元连续地进行置位工作或复位工作的情况下的工作方法的一例的概念图。

图11是表示在第3实施方式涉及的非易失性半导体存储装置中对于多个存储单元连续地进行置位工作或复位工作的情况下的工作方法的一例的概念图。

图12是表示在第4实施方式涉及的非易失性半导体存储装置中对于多个存储单元连续地进行置位工作或复位工作的情况下的工作方法的一例的概念图。

图13A是表示第5实施方式涉及的非易失性半导体存储装置的存储单元的结构的立体图的一例。

图13B、C是表示在第5实施方式涉及的非易失性半导体存储装置中对于多个存储单元连续地进行置位工作或复位工作的情况下的工作方法的一例的概念图。

图13D是表示第5实施方式涉及的非易失性半导体存储装置中的逻辑地址的分配的一例的概念图。

图14是表示第6实施方式涉及的非易失性半导体存储装置中的逻辑地址的分配的一例的概念图。

图15A是第7实施方式涉及的存储单元阵列的电路图的一例。

图15B是表示第7实施方式涉及的存储单元阵列的层叠结构的立体图的一例。

图15C是图15B的剖面图的一例。

图16～19是第2实施方式涉及的非易失性半导体存储装置中的存储单元的选择顺序的一例。

具体实施方式

以下，边参照附图边对实施方式涉及的非易失性半导体存储装置进行说明。

[第1实施方式]

<整体系统>