[发明专利]一种集成电路及其制造方法

权利要求书

1.一种集成电路，其特征在于，包括：第一半导体衬底、位于所述第一半导体衬底的第二表面上的第一体介电层以及分别位于所述第一半导体衬底的第一表面的第一区域、第二区域和第三区域的第一组晶体管、第二组晶体管和第三组晶体管，其中，

位于所述第一区域的所述第一组晶体管中的各个晶体管之间由位于所述第一半导体衬底内的第一组浅沟槽隔离所隔离，底部由所述第一体介电层位于所述第一区域的部分所隔离，其中所述第一组浅沟槽隔离靠近所述第一半导体衬底的所述第二表面的一侧距所述第一半导体衬底的所述第一表面的距离为第一距离，所述第一体介电层位于所述第一区域的部分的靠近所述第一半导体衬底的所述第一表面的一侧距所述第一半导体衬底的所述第一表面的距离为第二距离；

位于所述第二区域的所述第二组晶体管中的各个晶体管之间由位于所述第一半导体衬底内的第一组深沟槽隔离所隔离，底部由所述第一体介电层位于所述第二区域的部分所隔离，其中所述第一组深沟槽隔离靠近所述第一半导体衬底的所述第二表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第二距离，所述第一体介电层位于所述第二区域的部分的靠近所述第一半导体衬底的所述第一表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第二距离；

位于所述第三区域的所述第三组晶体管中的各个晶体管之间由位于第一半导体衬底内的第二组浅沟槽隔离所隔离，底部由所述第一体介电层位于所述第三区域的部分所隔离，其中所述第二组浅沟槽隔离靠近所述第一半导体衬底的所述第二表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第一距离，所述第一体介电层位于所述第三区域的部分的靠近所述第一半导体衬底的所述第一表面的一侧距所述第一半导体衬底的所述第一表面的距离为所述第一距离；

所述第一体介电层还包括位于所述第一半导体衬底的第四区域和第五区域的部分，其中，所述第一体介电层位于所述第一半导体衬底的第四区域和第五区域的部分贯穿所述第一半导体衬底；

其中，所述第二距离大于所述第一距离。

2.如权利要求1所述的集成电路，其特征在于，所述第一组晶体管为低压MOS晶体管，所述第二组晶体管为高压MOS晶体管。

3.如权利要求1所述的集成电路，其特征在于，所述第三组晶体管为全耗尽型MOS晶体管。

4.如权利要求2所述的集成电路，其特征在于，所述第二组晶体管为横向扩散MOS晶体管。

5.如权利要求1所述的集成电路，其特征在于，所述集成电路还包括位于所述第一半导体衬底的第四区域的硅通孔，所述硅通孔贯穿所述第一体介电层位于所述第一半导体衬底的第四区域的部分。

6.如权利要求1所述的集成电路，其特征在于，所述集成电路还包括位于所述第一体介电层位于所述第一半导体衬底的第五区域的部分的上方的集成无源器件。

7.如权利要求6所述的集成电路，其特征在于，所述集成无源器件包括电容和/或电感。