[发明专利]一种NOR型闪存存储单元的制造方法有效
申请号: | 201310195266.1 | 申请日: | 2013-05-23 |
公开(公告)号: | CN104183553B | 公开(公告)日: | 2017-09-26 |
发明(设计)人: | 吴楠;冯骏 | 申请(专利权)人: | 北京兆易创新科技股份有限公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524 |
代理公司: | 北京品源专利代理有限公司11332 | 代理人: | 马晓亚 |
地址: | 100083 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 nor 闪存 存储 单元 制造 方法 | ||
1.一种NOR型闪存存储单元的制造方法,包含:
在有源区上形成包含控制栅层的预备蚀刻层;
对所述预备蚀刻层进行第一蚀刻,再沉积控制栅保护层,并对所述控制栅保护层进行第二蚀刻以露出所述有源区表面;
在经过所述第二蚀刻后的凹槽中填充连线导电材料;
进行第三蚀刻去除所述有源区的浅沟道绝缘层上方预定位置的连线导电材料;
在所述预定位置填充层间电介质材料。
2.根据权利要求1所述的NOR型闪存存储单元的制造方法,所述预备蚀刻层包含隧穿介质层、浮栅层、栅间介质层、控制栅层和控制栅覆盖层。
3.根据权利要求1所述的NOR型闪存存储单元的制造方法,所述第一蚀刻和所述第二蚀刻均采用干刻法进行蚀刻。
4.根据权利要求1所述的NOR型闪存存储单元的制造方法,利用所述控制栅层和所述控制栅保护层作为辅助,进行第三蚀刻去除所述有源区的浅沟道绝缘层上方预定位置的连线导电材料。
5.根据权利要求1所述的NOR型闪存存储单元的制造方法,在填充连线导电材料之后,通过化学机械平坦化去除上表面的连线导电材料。
6.根据权利要求1所述的NOR型闪存存储单元的制造方法,在填充层间电介质材料后,进行化学机械平坦化。
7.根据权利要求1所述的NOR型闪存存储单元的制造方法,所述控制栅保护层为一层,为含氧化硅或氮化硅的材料。
8.根据权利要求1所述的NOR型闪存存储单元的制造方法,所述控制栅保护层包含第一层和第二层,所述第一层为一种含氧化硅或氮化硅的材料,所述第二层为另外一种含氧化硅或氮化硅的材料。
9.根据权利要求1所述的NOR型闪存存储单元的制造方法,所述层间电介质材料为K值≤3.9的材料或含氧化硅的材料。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司,未经北京兆易创新科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310195266.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体封装件及其制法
- 下一篇:制造导线框架体的方法和导线框架体
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的