[发明专利]非易失性半导体存储器件

说明书

本发明是申请号为200510067239.1、申请日为2005年4月20日、发明名称为“非易失性半导体存储器件及其多块擦除方法”的专利申请的分案申请。

技术领域

本公开涉及非易失性存储器件，具体涉及带有能减少编程(program)时间的改进编程算法的闪速存储器件。

背景技术

通过认为半导体存储器是数字逻辑系统设计的最至关重要的微电子部件，该数字逻辑系统设计例如计算机和从人造卫星到消费电子产品的基于微处理器的应用。因此，通过确定更高密度和更快速度的比例在包括处理增强和技术发展的半导体存储器制造中的进步，帮助建立用于其它数字逻辑系列的性能标准。半导体存储器件可以描述为易失性随机存取存储器(RAM)或者非易失性存储器件。在RAM中，或者如在静态随机存取存储器(SRAM)中那样通过建立双稳态多谐振荡器的逻辑状态来存储逻辑信息，或者如在动态随机存取存储器(DRAM)中那样通过充电电容器来存储逻辑信息。在任何一种情况下，只要施加电源就能存储并读取数据，而当断开电源时就丢失数据；因此，它们被称为易失性存储器。

非易失性存储器，例如掩模只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)，即使断开电源也能存储数据。取决于所使用的制造技术，非易失性存储器的数据存储模式可以是永久性的或者是可重编程的。在计算机、航空电子、无线电通讯和消费电子工业中的各种应用中，永久性存储器用于存储程序和微码。在需要快速、可编程的非易失性存储的系统中使用的诸如非易失性SRAM(nvSRAM)的器件中，易失性和非易失性存储器存储模式的单片组合也是可得到的。此外，还逐渐形成了许多专用存储器体系结构，其包括某种附加逻辑电路以优化其用于特定应用任务的性能。

然而，在非易失性存储器中，MROM、PROM和EPROM不能由系统本身自由地擦除和写入，因此对于普通用户而言不易更新所存储的内容。另一方面，EEPROM能被电擦除或者写入。EEPROM的应用扩大到辅助存储器或者需要连续更新的系统编程。具体地说，闪速电可擦除可编程存储器(Flash EEPROM，以下称为闪速存储器)具有高于传统EEPROM的集成度，从而有利于应用到大规模辅助存储器。

闪速存储器件包括存储单元阵列，该陈列包括若干存储块。各存储块的读取/擦除/编程操作是单独进行的。擦除存储块所需的时间是限制包括闪速存储器件的系统性能的因素，也是限制闪速存储器件自身性能的因素。

为了解决此缺陷，题为“非易失性半导体存储器件中的多块擦除和校验电路及其方法”(MULTI－BLOCK ERASE AND VERIFICATION CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND A METHOD THEREOF)的美国专利No.5841721，以及题为“带有选择性多扇区擦除的多状态闪速电可擦除可编程只读存储器系统”(MULTI STATE FLASH EEPROM SYSTEM WITH SELECTIVE MULTI－SECTOR ERASE)的美国专利No.5999446中公开了用于同时擦除多个存储块的技术，在本文中引作参考。

在同时擦除若干个存储块后，执行擦除校验操作，以判断该存储块是否已被正常擦除。针对每个同时擦除的存储块进行这种擦除校验操作。就上述参考文献而言，通过在存储器件中存储已擦除存储块的地址信息并参照所存储的地址信息，执行擦除校验操作。这意谓着闪速存储器件需要单独的用于控制多块擦除校验操作的控制逻辑以及与此相关的控制信号线。据此，有关已擦除存储块的擦除校验操作是限制闪速存储器件性能和面积的因素。

本发明的实施例着手解决传统技术的这些及其它的缺陷。

发明内容

本发明的一些实施例提供了一种非易失性半导体存储器件及其擦除方法，其能够改进多块擦除方法中的擦除校验操作。

本发明的一些实施例提供了一种非易失性半导体存储器件及其擦除方法，其能够改变多块擦除方法中的擦除时间。

本发明的一些实施例提供了一种非易失性半导体存储器件，其能够暂时中止多块擦除操作并执行读/写操作。