[发明专利]闪存存储器栅极结构、制备方法及其应用

说明书

技术领域

本发明属于半导体器件的制造领域，涉及一种闪存存储器及其制备方法，特别是涉及一种闪存存储器栅极结构及其制备方法。

背景技术

随着各种移动设备中对数据存储要求的日益增大，对能在断电情况下仍然保存数据的非挥发性半导体存储器（非易失性存储器）的需求越来越大。闪存存储器（Flash Memory，简称闪存）是一种发展很快的非挥发性半导体存储器，它既具有半导体存储器读取速度快、存储容量大的优点，又克服了DRAM和SRAM那样切断电源便损失所存数据的缺陷。它与EPROM、EEPROM一样可以改写，又比它们容易改写且价格相对便宜。闪存存储器自从1988年由英特尔率先推出之后，已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。同计算机硬盘比较，它不仅存取快，而且体小量轻、功耗底，还不易损坏。因此，闪存存储器具有其它广阔的应用领域，适用于高集成度、高性能、数据采集和保密以及断电仍然保留信息等多种场合。

目前市场上流行的闪存阵列主要以NOR（或非门）型阵列结构和NAND（与非门）型阵列结构为主流，其中，NOR闪存存储器（NOR Flash）在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度。

典型的闪存存储器主要是由浮栅（Floating Gate）与控制栅（Control Gate）所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧化层（Tunnel Oxide）相隔。如图1a所示，在半导体衬底1’表面由下至上依次形成均具有第二宽度d2的隧穿氧化层21’、浮栅22’、阻挡氧化层23’和控制栅24’以形成位于半导体衬底1’上的栅极结构2’；而后如图1b所示，在所述栅极结构2’两侧形成侧墙结构3’，并对所述半导体衬底1’进行源区4’和漏区5’的制备；之后如图1c所示，形成贯穿层间电介质层7’的接触孔6’，以完成闪存存储器的电连接。

不过，随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小，导致各个存储单元间的距离也越来越短，从而引发闪存存储器中接触孔与控制栅之间的距离随之大幅减小，极易产生闪存存储器中字线（word line）与位线（bit ling）之间意外导通（bridge），造成闪存存储器的循环操作失效（cycling failure），直接影响了产品的制备良率和可靠性，降低收益，因此，在小尺寸（小于0.13μm）的闪存制作工艺中，增加闪存存储器中接触孔与控制栅之间的距离是闪存存储器在制备过程中亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储器栅极结构、制备方法及其应用，用于解决现有技术中随着闪存存储器尺寸减小而使控制栅与接触孔之间距离减小，从而导致闪存存储器循环操作失效进而降低产品的制备良率和可靠性的问题。

为实现上述目的及其他相关目的，本发明提供一种闪存存储器栅极结构的制备方法，至少包括以下步骤：

1）在自下向上依次形成有隧穿氧化材料层、浮栅材料层、阻挡氧化材料层、控制栅材料层及硬掩膜的半导体衬底上，对硬掩膜和控制栅材料层进行干法刻蚀，形成依次位于阻挡氧化材料层上的具有第一宽度的控制栅和硬掩膜； 

2）在所述控制栅和硬掩膜的两侧形成第一侧墙结构；

3）以所述的第一侧墙结构和硬掩膜为掩膜，依次干法刻蚀阻挡氧化材料层和浮栅材料层直至暴露所述隧穿氧化材料层，以形成位于所述控制栅下的均具有第二宽度的阻挡氧化层及浮栅，以形成闪存存储器的栅极结构，其中，所述第二宽度大于第一宽度，被保留的第一侧墙结构作为控制栅侧墙结构。

可选地，所述第二宽度与第一宽度的比值范围为1.1~1.45。

可选地，步骤2）中形成所述第一侧墙结构的具体步骤是在步骤1）获得的结构表面形成第一侧墙材料，而后进行干法刻蚀，以形成位于所述控制栅和硬掩膜两侧的第一侧墙结构。

可选地，所述第一侧墙结构和硬掩膜的材料选自氧化硅或氮化硅。

可选地，所述浮栅材料层和控制栅材料层为多晶硅，所述隧穿氧化材料层为氧化硅。

可选地，所述阻挡氧化材料层为三层的叠层结构，其中，所述叠层结构的最下层和最上层为氧化硅，所述叠层结构的中间层为氮化硅。

可选地，所述半导体衬底材料选自硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。