[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明构思涉及半导体器件及其制造方法。

背景技术

随着金属氧化物半导体（MOS）晶体管的尺寸减小，栅极的长度以及形成在栅极下面的沟道的长度也减小。因此，做出了多种努力以增加栅极与沟道之间的电容从而改善MOS晶体管的操作特性。

通常用作栅绝缘膜的硅氧化物膜因厚度减小而在电性能方面具有物理限制。因此，已经研究了具有高介电常数的高介电常数（高k）膜的使用作为MOS晶体管中的硅氧化物栅绝缘膜的替代。在使用这样的高k膜时，有可能将使用薄的等效氧化物膜时栅电极和沟道区之间的漏电流减小。

此外，通常用作栅极材料的多晶硅具有比大部分金属的电阻大的电阻。因而，在许多MOS晶体管中用金属栅电极替代了多晶硅栅电极。

发明内容

本发明构思提供具有改善的间隙填充特性的半导体器件。

本发明构思还提供制造半导体器件的方法，该半导体器件具有改善的间隙填充特性。

本发明的目的不限于此，本发明构思的其它目的将在以下的实施方式的描述中被描述或者可以因其而明显。

根据本发明构思的一方面，提供一种半导体器件，其包括基板并具有在基板上的包括沟槽的层间绝缘膜。栅绝缘膜在沟槽中。功函数调整膜在沟槽的第一侧壁、第二侧壁和底表面上。功函数调整膜包括相对于沟槽的第一侧壁形成锐角的倾斜面。金属栅图案在功函数调整膜上从而基本上填充沟槽。

根据本发明构思的另一方面，提供一种半导体器件，其包括：基板；在基板上的层间绝缘膜，该层间绝缘膜中具有彼此分离的第一沟槽和第二沟槽；NMOS晶体管，包括形成在第一沟槽中的第一金属栅；以及PMOS晶体管，包括形成在第二沟槽中的第二金属栅，其中第一金属栅包括沿着第一沟槽的第一侧壁、第二侧壁和底表面形成的第一N型功函数调整膜，第二金属栅包括沿着第二沟槽的第一侧壁、第二侧壁和底表面顺序地层叠的P型功函数调整膜和第二N型功函数调整膜，第二N型功函数调整膜包括第一倾斜面，该第一倾斜面相对于沟槽的第一侧壁具有锐角。

根据本发明构思的另一方面，提供一种半导体器件，其包括：在基板上的层间绝缘膜，该层间绝缘膜中具有沟槽；栅绝缘膜，在沟槽中；第一TiN膜，在沟槽中的栅绝缘膜的上表面上；TaN膜，在沟槽中的第一TiN膜的上表面上；第二TiN膜，在沟槽中的TaN膜的上表面上；以及TiAl膜，在沟槽中的第二TiN膜的上表面上，其中第二TiN膜和TiAl膜的其中之一包括倾斜面，该倾斜面相对于沟槽的至少一个侧壁具有锐角。

根据本发明构思的另一方面，提供制造半导体器件的方法，在该方法中：在基板上形成包括沟槽的层间绝缘膜；在沟槽中形成栅绝缘膜；沿着沟槽的侧壁和底表面以及层间绝缘膜的上表面在栅绝缘膜上形成功函数调整膜；去除功函数调整膜的一部分，使得功函数调整膜包括相对于沟槽的侧壁具有锐角的倾斜面；以及在功函数调整膜上形成金属栅图案以填充沟槽。

根据本发明构思的另一方面，提供制造半导体器件的方法，其中：在包括第一区域和第二区域的基板上形成层间绝缘膜。该层间绝缘膜包括形成在第一区域中的第一沟槽以及形成在第二区域中的第二沟槽。在第一沟槽中形成第一栅绝缘膜以及在第二沟槽中形成第二栅绝缘膜。在第二栅绝缘膜上形成第一功函数调整膜，第一功函数调整膜沿着第二沟槽的侧壁和底表面以及层间绝缘膜的上表面设置。在第一栅绝缘膜和第一功函数调整膜上形成第二功函数调整膜，该第二功函数调整膜沿着第一沟槽的侧壁和底表面、第二沟槽的侧壁和底表面以及层间绝缘膜的上表面设置。去除第二功函数调整膜的一部分，使得第二功函数调整膜包括相对于第二沟槽的侧壁具有锐角的第一倾斜面。形成第一金属栅图案以填充第一沟槽，形成第二金属栅图案以填充第二沟槽。

根据本发明构思的另一方面，提供半导体器件，其包括：基板；层间绝缘膜，在基板上且具有沟槽；栅绝缘膜，在沟槽的第一侧壁、第二侧壁和底表面上；以及功函数调整膜，在栅绝缘膜上，该功函数调整膜具有第一和第二侧壁以及底表面。功函数调整膜的第一侧壁和第二侧壁的上部分被斜切。

附图说明

通过参考附图详细描述本发明构思的示例性实施方式，本发明构思的以上和其它方面及特征将变得更加明显，在图中：

图1是根据本发明构思的第一实施方式的半导体器件的截面图；

图2是图1中的区域III的放大图；

图3是根据本发明构思的第二实施方式的半导体器件的截面图；

图4是根据本发明构思的第三实施方式的半导体器件的截面图；

图5是根据本发明构思的第四实施方式的半导体器件的截面图；