[发明专利]一种硬掩膜叠层结构及其制作方法

说明书

技术领域

本发明涉及一种半导体结构及其制作方法，特别是涉及一种硬掩膜叠层结构及其制作方法。

背景技术

随着半导体器件集成度的持续增加以及与其相关的临界尺寸的持续减小，铜后道互连工艺中互连线（contact）和金属层（metal）中的通孔尺寸也越来越小，其深宽比却维持不变或更大，使得后道互连工艺的难度越来越大。尤其是在65nm及其以下工艺中，随着光刻胶厚度的减小，只用光刻胶作阻挡层进行通孔刻蚀的工艺难度也越来越高。

因此，人们引入硬掩膜层（Metal hard mask），以提高刻蚀过程中与介质层之间的选择比，从而形成形貌良好的通孔。其中，金属硬掩膜层的材质主要为氮化钛（TiN），因为氮化钛与介质层间的大选择比以及其在化学机械研磨时能有效的进行终点控制，所以使得氮化钛成为后道互连硬掩膜层材料的最终选择，且采用氮化钛的金属硬掩膜层的厚度还可以相对减薄，有利于后续刻蚀工艺的延展。

然而，随着半导体工艺尺寸的进一步减小，单层的氮化钛硬掩膜往往不能满足器件制造的实际需求。具有多层结构的硬掩膜叠层结构可以满足更高的工艺需求。现有的一种硬掩膜叠层结构中常常会采用包括低k介质层、正硅酸乙酯硬膜层HMTEOS10及氮化钛硬膜层。然而，正硅酸乙酯硬膜层HMTEOS10在刻蚀过程中，由于含有碳成分，其刻蚀速率会低于所述低k介质层，从而在后续的沟槽刻蚀过程中于其两侧形成悬突结构101，如图1所示，这种悬突结构101会对后续的如制作阻挡层/种子层的过程、化学气相沉积的过程或其它的外延方法造成很大的影响，往往会在沉积物中形成孔洞，从而影响器件的性能。

因此，提供一种能够避免悬突结构产生，保证后续进行沉积等工艺的稳定性的硬掩膜叠层实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硬掩膜叠层结构及其制作方法，用于解决现有技术的硬掩膜结构中中采用正硅酸乙酯硬膜层HMTEOS，容易在刻蚀过程中形成悬突结构而不利于后续的沉积等工艺的问题。

为实现上述目的及其他相关目的，本发明提供一种硬掩膜叠层结构，至少包括：

低k介质硬膜层，结合于基底表面；

氟硅玻璃层，结合于所述低k介质硬膜层表面；

金属硬膜层；结合于所述氟硅玻璃层表面。

作为本发明的硬掩膜叠层结构的一种优选方案，所述基底包括SiCN层以及结合于所述SiCN层表面的超低k介质层。

作为本发明的硬掩膜叠层结构的一种优选方案，所述低k介质硬膜层为八甲基环四硅氧烷层。

作为本发明的硬掩膜叠层结构的一种优选方案，所述金属硬膜层为氮化钛硬膜层。

作为本发明的硬掩膜叠层结构的一种优选方案，所述硬掩膜叠层结构还包括结合于所述金属硬膜层表面的屏蔽氧化层。

本发明还提供一种硬掩膜叠层结构的制作方法，至少包括以下步骤：

1）提供一基底，于基底表面形成低k介质硬膜层；

2）于所述低k介质硬膜层表面形成氟硅玻璃层；

3）于所述氟硅玻璃层表面形成金属硬膜层。

作为本发明的硬掩膜叠层结构的制作方法的一种优选方案，步骤2）中，采用高密度等离子体化学气相淀积法HDPCVD或等离子体增强化学气相沉积法PECVD制备所述氟硅玻璃层。

作为本发明的硬掩膜叠层结构的制作方法的一种优选方案，所述基底包括SiCN层以及结合于所述SiCN层表面的超低k介质层。

作为本发明的硬掩膜叠层结构的制作方法的一种优选方案，所述低k介质硬膜层为八甲基环四硅氧烷层，所述金属硬膜层为氮化钛硬膜层。

作为本发明的硬掩膜叠层结构的制作方法的一种优选方案，还包括于所述金属硬膜层表面形成屏蔽氧化层的步骤。

如上所述，本发明提供一种硬掩膜叠层结构及其制作方法，所述硬掩膜叠层结构包括：低k介质硬膜层，结合于基底表面；氟硅玻璃层，结合于所述低k介质硬膜层表面；金属硬膜层；结合于所述氟硅玻璃层表面；屏蔽氧化层，结合于所述金属硬膜层表面。本发明采用氟硅玻璃层替换了传统的正硅酸乙酯硬膜层HMTEOS，克服了正硅酸乙酯硬膜层的刻蚀速率相对所述低k介质层慢而形成悬突结构的缺陷，避免了后续沉积工艺中孔洞的产生，从而大大提高了沉积的质量，提高器件的稳定性和性能。本发明工艺简单，适用于工业生产。

附图说明

图1显示为采用现有技术的硬掩膜叠层结构在刻蚀出沟槽后的形貌示意图，可以看出，在正硅酸乙酯硬膜层两边会形成悬突结构。