[发明专利]深沟槽功率MOS器件及其制备方法

权利要求书

1.一种深沟槽功率MOS器件的制备方法，其特征在于，所述制备方法至少包括以下步骤：

1）提供一衬底，所述衬底包括第一导电类型的漏极区及形成于其上的第一导电类型的第一外延层，其中，所述第一外延层横向划分为元胞区、栅极电性接触区及终端保护区；

2）在所述衬底上表面沉积硬掩膜并对其进行光刻、刻蚀直至暴露出所述衬底上表面，以形成硬掩膜窗口；

3）通过所述硬掩膜窗口对所述衬底进行刻蚀，以在所述衬底的第一外延层中形成若干规则排列且相互平行的深沟槽，其中，所述深沟槽包括元胞沟槽、栅极电性接触区沟槽及终端保护区沟槽； 

4）在所述衬底上表面及深沟槽内形成栅介质层；

5）在所述栅介质层上沉积栅极材料层，其中，所述栅极材料层填充满所述深沟槽并覆盖于所述衬底表面的栅介质层上表面；

6）光刻、刻蚀所述栅极材料层，使位于栅极电性接触区的栅极材料层覆盖于其对应的衬底表面的栅介质层上表面以形成栅极布线层，同时使栅极电性接触区沟槽内填充满栅极材料层以形成栅极，使元胞沟槽及终端保护区沟槽内部分填充栅极材料层以形成栅极；

7）在所述第一外延层顶部形成第二导电类型的第三外延层，在所述第三外延层顶部形成第一导电类型的源区，在位于所述元胞区的第三外延层顶部形成第二导电类型的体接触区以将所述源区间隔为两部分，在位于终端保护区的第三外延层顶部形成与终端保护区沟槽相接触的体接触区，在所述元胞沟槽的栅极上形成上表面与所述衬底上表面位于同一平面的第一绝缘介质层，其中，位于所述源区或/及体接触区下方的第三外延层为体区，位于所述第三外延层下方的第一外延层为漂移区，同时，所述第三外延层的深度小于所述深沟槽的深度使所述深沟槽伸入至所述漂移区顶部，且所述深沟槽均与其相邻的体区或/及源区相接触；

8）在所述步骤7）之后获得的结构上表面再沉积绝缘介质层而后刻蚀所述绝缘介质层，形成位于栅极电性接触区的第二绝缘介质层及位于终端保护区的第三绝缘介质层，且所述第二绝缘介质层中形成有暴露所述栅极布线层上表面的接触孔，且所述第三绝缘介质层中形成有暴露所述体接触区上表面的接触孔，其中，刻蚀位于元胞区的所述绝缘介质层直至暴露所述衬底上表面但保留位于元胞沟槽中的第一绝缘介质层；

9）在所述步骤8）之后获得的结构上表面沉积金属，而后采用光刻、刻蚀工艺，形成位于元胞区的源体接触金属层、位于栅极电性接触区的栅极接触金属层、及位于终端保护区的体接触金属层，其中，所述源体接触金属层直接与所述源区及体接触区欧姆接触，且所述源体接触金属层通过第一绝缘介质层与所述元胞沟槽的栅极绝缘隔离，所述栅极接触金属层通过位于栅极电性接触区的接触孔与其对应的栅极布线层欧姆接触，所述体接触金属层通过位于终端保护区的接触孔与其对应的体接触区欧姆接触。

2.根据权利要求1所述的深沟槽功率MOS器件的制备方法，其特征在于：所述的第一外延层与漏极区之间还设有第一导电类型的第二外延层作为缓冲区，即所述的第二外延层形成于漏极区上，且所述的第一外延层形成于第二外延层上。

3.根据权利要求2所述的深沟槽功率MOS器件的制备方法，其特征在于：所述漏极区、第二外延层及第一外延层的掺杂浓度依次降低，其中，所述漏极区为重掺杂第一导电类型，所述第一外延层为轻掺杂第一导电类型。

4.根据权利要求1所述的深沟槽功率MOS器件的制备方法，其特征在于：所述步骤4）在形成所述栅介质层之前还包括在所述衬底上表面及深沟槽内生长牺牲氧化层而后去除所述牺牲氧化层的步骤，以清除所述衬底上表面、深沟槽侧壁及深沟槽底部的缺陷和杂质。

5.根据权利要求1所述的深沟槽功率MOS器件的制备方法，其特征在于：所述步骤5）中栅极材料层为经掺杂的栅极材料层，其中，沉积栅极材料层时同时进行掺杂，或者沉积栅极材料层后再对其进行离子注入及退火工艺，以降低栅极材料层的电阻。

6.根据权利要求1所述的深沟槽功率MOS器件的制备方法，其特征在于：所述步骤7）中形成所述第三外延层、源区及体接触区的具体步骤为：通过两次无掩膜掺杂注入，先在所述第一外延层顶部形成第三外延层，再在所述第三外延层顶部形成源区；然后采用光刻、离子注入及退火工艺，在所述元胞区的源区中形成浓度可调整的体接触区，同时将终端保护区中位于体区上方的第一导电类型的区域转型为第二导电类型，以形成终端保护区的浓度可调整的体接触区。