[发明专利]层叠型电子元件以及层叠型电子元件的制造方法有效
申请号: | 201310065296.0 | 申请日: | 2013-03-01 |
公开(公告)号: | CN103295731A | 公开(公告)日: | 2013-09-11 |
发明(设计)人: | 乾真规;福岛弘 | 申请(专利权)人: | 株式会社村田制作所 |
主分类号: | H01F17/04 | 分类号: | H01F17/04;H01F27/24;H01F27/28;H01F41/00 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 舒艳君;李洋 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 层叠 电子元件 以及 制造 方法 | ||
1.一种层叠型电子元件,其中,具备:
第一磁性体部;
层叠在所述第一磁性体部上的低磁导率部;
层叠在所述低磁导率部上的第二磁性体部;
配置在所述低磁导率部内的、至少一个环状或者螺旋状的线圈;以及
多个柱状磁性体部,它们在所述低磁导率部内,将所述第一磁性体部与所述第二磁性体部连接,并贯通所述线圈的内侧地配置。
2.根据权利要求1所述的层叠型电子元件,其中,
所述线圈由一对线圈构成,该一对线圈相互电磁耦合而构成共模扼流圈。
3.根据权利要求1或者2所述的层叠型电子元件,其中,
所述柱状磁性体部的横截面为圆形。
4.一种层叠型电子元件的制造方法,其中,包括:
准备多个磁性体片的工序;
准备多个低磁导率片的工序;
在所述低磁导率片上形成贯通该低磁导率片的多个孔的工序;
向所述多个孔中填充磁性体的工序;
在所述多个低磁导率片中的规定的低磁导率片的表面形成环状或者螺旋状的线圈导体的工序;
层叠由规定枚数构成的所述磁性体片,形成第一磁性体部的工序;
在所述第一磁性体部上,将所述孔中被填充所述磁性体而在规定的磁性体片的表面形成了所述线圈导体的所述多个低磁导率片按规定的顺序层叠,形成低磁导率部的工序;
在所述低磁导率部上层叠由规定枚数构成的所述磁性体片,形成第二磁性体部的工序;以及
对由所述第一磁性体部、所述低磁导率部以及所述第二磁性体部构成层叠体进行烧制的工序。
5.根据权利要求4所述的层叠型电子元件的制造方法,其中,
向所述多个孔中填充磁性体的工序在保持片上粘贴所述低磁导率后被进行,在填充所述磁性体后,所述保持片从所述低磁导率片被剥离。
6.根据权利要求5所述的层叠型电子元件的制造方法,其中,
在所述低磁导率片从所述保持片的剥离过程中,在所述低磁导率片中存在填充有所述磁性体的所述多个孔的部分错开时间地依次被剥离。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社村田制作所,未经株式会社村田制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310065296.0/1.html,转载请声明来源钻瓜专利网。