[发明专利]半导体集成器件装配工艺

说明书

技术领域

本公开内容涉及一种半导体集成器件装配工艺。具体而言，以下处理总体而不失一般性地涉及一种集成传感器器件及其装配工艺。

背景技术

正如所知的那样，集成传感器器件包括在电子电路(例如ASIC-专用集成电路)和微机电(MEMS)检测结构中提供的并且在封装中包裹的一个或者多个半导体材料(例如硅)裸片，该封装具有保护和涂覆功能，并且提供朝向外界的适当电连接例如用于焊接到印刷电路板。常见封装是所谓的SO或者另外为SOIC(小外形集成电路)封装或者另外为BGA(球栅格阵列)或者LGA(焊盘栅格阵列)封装，这些封装赋予朝向外界的小面积占用和高密度的电接触。

具体而言，为了装配集成传感器器件，已知使用一种在竖直方向上“堆叠”的解决方案，由此集成MEMS检测结构的芯片耦合于集成对应ASIC电子电路(例如被设计用于处理检测结构转化的电数量和信号)的芯片上面或者下面。两个裸片例如用一般称为“粘接”技术的装配技术通过插入粘合材料层来耦合在一起。

这一堆叠式解决方式赋予集成传感器器件在水平方向(例如与器件耦合到的印刷电路板的表面平行)上的面积占用减少，因此在便携式应用的情况下特别有利。

发明内容

然而已经发现在这一类型的解决方案中，在MEMS检测结构设置于ASIC电子电路的裸片顶部的情况下，MEMS检测结构可能由于与ASIC电子电路的裸片的机械耦合而受到机械应力，并且这些应力可能导致检测结构的电参数的漂移。事实上，在已知方式中，检测结构的机械特性就其相同电数量和/或信号是检测结构的(例如压电元件或者膜的)形变或者可移动部分(例如惯性质量)的移动的函数而言直接影响在它们的输出供应的电数量和/或电信号。

可以从ASIC电子电路的裸片向MEMS检测结构的裸片传输这些应力，该ASIC电子电路的裸片可能例如经受集成电路器件的封装的形变(例如由于组成材料的热系数差所致的弯曲)的制约。一般而言，可能对MEMS检测结构的恰当操作(按照设计规范)有损害的机械应力可能有广泛原因。

为了限制这一问题，本申请人因而已经提出在竖直堆叠的MEMS检测结构的裸片与ASIC电子电路的裸片之间设置弹性缓冲层以吸收原本引向MEMS检测结构的机械应力。具体而言，这一弹性层由具有高柔韧性和低杨氏模量诸如树脂(或者粘胶)，例如硅树脂，之类的粘合材料制成。

在这一情况下装配工艺设想粘合材料滴状物在ASIC电子电路的裸片的顶表面上在一点或者多点的局部化分布，MEMS检测结构的裸片的底表面然后搁放于该顶表面上。粘合材料通过向其施加的压力以一旦被凝固(通过称为“固化”的高温硬化操作)就构成前述弹性缓冲层这样的方式分布于MEMS检测结构的前述裸片下面。这一装配工艺可以有可能设想在两个或者更多按序相继步骤中提供和硬化粘合材料以便例如获得弹性层的充分厚度。

然而本申请人已经发现这一装配解决方案受一些问题影响，这些问题未实现完全利用在MEMS检测结构与机械应力的弹性分离方面赋予的优点。

具体而言，前述装配工艺未实现获得前述弹性缓冲层在竖直堆叠方向上在MEMS检测结构的裸片下面的均匀厚度(厚度一般定义为BLT——键合线厚度)从而造成裸片本身的可能甚至明显的倾斜和缺乏平坦性。例如本申请人已经发现这一厚度沿着裸片的水平延伸部的甚至上至20％的可能变化(例如在表层厚度为50μm的情况下的上至10μm的变化)。

这一平坦性的缺乏可能损害在ASIC电子电路的裸片的顶表面上存在的接触焊盘到在MEMS检测结构的裸片的相应顶表面上存在的对应接触焊盘的、经过电接线的连接操作(所谓的“接线键合”操作)。

为了保证前述厚度的充分均匀性及其值的充分可重复性，需要求助于复杂的光学检查操作并且求助于执行经过装配的器件的微切片，从而增加了制造工艺时间并且假如明显不能重用切片的器件则减少了工艺本身的良品率。

本公开内容可以至少部分地解决前文具体关于裸片在需要在裸片本身之间的充分弹性分离的情况下的装配而强调的问题中的一个或者多个问题。

根据本公开内容，提供一种半导体集成器件的装配工艺和对应组件。

附图说明

为了更好地理解本公开内容，现在参照附图仅通过非限制示例描述其优选实施例，在附图中：

图1a-图1e示出了根据公开内容一个实施例的装配工艺的相继步骤中的半导体材料晶片的相继横截面；

图2a-图2d示出了相应变化实施例中的晶片的顶表面的平面图；并且