[发明专利]鳍式场效应晶体管的栅极堆叠件

说明书

相关申请的交叉参考

本申请要求于2012年3月28日提交的美国临时专利申请第61/616,965号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及集成电路制造，更具体而言，涉及具有栅极堆叠件的鳍式场效应晶体管。

背景技术

随着半导体产业在追求更高的器件密度、更好的性能和更低的成本方面已发展到了纳米技术工艺节点，来自制造和设计问题的挑战已引起了三维设计诸如鳍式场效应晶体管(FinFET)的发展。使用通过例如蚀刻掉衬底的硅层的一部分而形成的从衬底延伸的垂直薄“鳍”(或鳍结构)来制造典型的FinFET。在该垂直鳍中形成FinFET的沟道。在鳍上方(例如，围绕(wrap)鳍)提供栅极。在沟道的两侧上具有栅极容许沟道从两侧进行栅极控制。此外，利用外延生长的硅锗的FinFET的凹陷源极/漏极(S/D)部分中的应变材料可以用于提高载流子迁移率。

但是，在互补金属氧化物半导体(CMOS)制造中实现这样的部件和工艺仍存在挑战。随着垂直鳍之间的间隔减小，使得这些问题更加严重。例如，如果栅电极没有完全围绕FinFET的沟道，则FinFET是不完全耗尽的，因而增加了器件不稳定性和/或器件失效的可能性。

发明内容

为解决上述技术问题，本发明提供了一种场效应晶体管(FinFET)，包括：衬底，包含第一表面；绝缘区，覆盖所述第一表面的一部分，其中，所述绝缘区的顶部限定第二表面；鳍，被设置成穿过所述绝缘区中的开口至所述第二表面之上的第一高度，其中，所述鳍的上部的底部宽于所述上部的顶部，其中，所述上部具有第一楔形侧壁和第三表面；栅极电介质，覆盖所述第一楔形侧壁和所述第三表面；以及导电栅极带，横跨在所述栅极电介质上方，其中，所述导电栅极带沿着所述鳍的纵向方向具有第二楔形侧壁。

在所述的FinFET中，所述第一楔形侧壁与所述第一表面的夹角为约84度至88度。

在所述的FinFET中，所述第一楔形侧壁与所述第一表面的夹角为约84度至88度，其中，所述第一楔形侧壁的最大宽度与所述第三表面的宽度之间的差值为约1.5nm至5nm。

在所述的FinFET中，所述第一高度为约20nm至50nm。

在所述的FinFET中，所述鳍包含Si、Ge、化合物半导体或合金半导体中的至少一种。

在所述的FinFET中，所述鳍还包括从所述上部的底部向下延伸至所述第一表面并且具有第二高度的下部，其中，所述下部具有第三楔形侧壁。

在所述的FinFET中，所述鳍还包括从所述上部的底部向下延伸至所述第一表面并且具有第二高度的下部，其中，所述下部具有第三楔形侧壁，其中，所述第三楔形侧壁与所述第一表面的夹角为约60度至85度。

在所述的FinFET中，所述鳍还包括从所述上部的底部向下延伸至所述第一表面并且具有第二高度的下部，其中，所述下部具有第三楔形侧壁，其中，所述第一高度与所述第二高度的比值为约0.2至0.5。

在所述的FinFET中，所述鳍还包括从所述上部的底部向下延伸至所述第一表面并且具有第二高度的下部，其中，所述下部具有第三楔形侧壁，其中，所述上部和所述下部包含相同的材料。

在所述的FinFET中，所述鳍还包括从所述上部的底部向下延伸至所述第一表面并且具有第二高度的下部，其中，所述下部具有第三楔形侧壁，其中，所述上部和所述下部包含不同的材料。

在所述的FinFET中，所述第二楔形侧壁与所述第一表面的夹角为约85度至88度。

在所述的FinFET中，所述第二楔形侧壁的最大宽度与所述第二楔形侧壁的最小宽度的比值为1.05至1.25。

在所述的FinFET中，所述导电栅极带包含多晶硅。

在所述的FinFET中，所述导电栅极带包含选自由W、Cu、Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn或Zr所组成的组中的至少一种金属。

在所述的FinFET中，所述导电栅极带包含选自由TiN、WN、TaN或Ru所组成的组中的至少一种金属。

在所述的FinFET中，所述导电栅极带还包括位于所述第二楔形侧壁上方的基本垂直的部分。

在所述的FinFET中，所述栅极电介质包含氧化硅、氮化硅或氮氧化硅中的至少一种。

在所述的FinFET中，所述栅极电介质包含高k电介质。