[发明专利]半导体器件及其制造方法有效
申请号: | 201310050114.2 | 申请日: | 2013-02-08 |
公开(公告)号: | CN103985753B | 公开(公告)日: | 2017-05-31 |
发明(设计)人: | 朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336;H01L21/28 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 蔡纯 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种制造半导体器件的方法,包括:
在半导体衬底中形成阱区,使得半导体衬底位于阱区上方的部分形成半导体层;
在半导体层上形成多个掩模层;
在所述多个掩模层中的最顶部的一个中形成开口;
在开口内壁形成侧墙形式的另一个掩模层;
采用所述另一个掩模层作为硬掩模,将开口穿过所述多个掩模层和所述半导体层延伸到阱区;
经由开口在阱区中形成接触区;
在开口内壁形成背栅电介质;
在开口中形成背栅金属;
在开口中形成绝缘帽盖,该绝缘帽盖包括所述另一个掩模层并且覆盖背栅电介质和背栅金属;
采用绝缘帽盖作为硬掩模,将半导体层图案化为半导体鳍片;
形成与半导体鳍片相交的前栅堆叠,该前栅堆叠包括前栅电介质和前栅导体,并且前栅电介质将前栅导体和半导体鳍片隔开;以及
形成与半导体鳍片提供的沟道区相连的源区和漏区。
2.根据权利要求1所述的方法,在图案化半导体层的步骤和形成前栅堆叠的步骤之间,还包括在半导体鳍片下部形成穿通阻止层。
3.根据权利要求2所述的方法,其中形成穿通阻止层包括进行离子注入而在半导体鳍片与阱区相邻的部分中引入掺杂剂。
4.根据权利要求3所述的方法,其中形成穿通阻止层包括在进行离子注入之前,形成绝缘层限定穿通阻止层的位置。
5.根据权利要求3所述的方法,其中所述半导体器件是N型的,并且在形成阱区的步骤中使用P型掺杂剂,在形成穿通阻止层的步骤中使用P型掺杂剂,以及在形成接触区的步骤中使用P型掺杂剂。
6.根据权利要求3所述的方法,其中所述半导体器件是N型的,并且在形成阱区的步骤中使用P型掺杂剂,在形成穿通阻止层的步骤中使用P型掺杂剂,以及在形成接触区的步骤中使用N型掺杂剂。
7.根据权利要求3所述的方法,其中所述半导体器件是P型的,并且在形成阱区的步骤中使用N型掺杂剂,在形成穿通阻止层的步骤中使用N型掺杂剂,以及在形成接触区的步骤中使用N型掺杂剂。
8.根据权利要求1所述的方法,其中所述半导体器件是P型的,并且在形成阱区的步骤中使用N型掺杂剂,在形成穿通阻止层的步骤中使用N型掺杂剂,以及在形成接触区的步骤中使用P型掺杂剂。
9.根据权利要求1所述的方法,所述接触区是掺杂浓度为1×1018cm-3-1×1021cm-3的掺杂区。
10.根据权利要求1所述的方法,其中所述背栅金属由选自TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax,MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、W、HfRu、RuOx中的至少一种组成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310050114.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类