[发明专利]半导体存储器件

说明书

相关申请的交叉引用

本申请要求2012年8月24日提交的申请号为10-2012-0093116的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种电子器件，更具体而言，涉及一种半导体存储器件。

背景技术

半导体存储器件可以包括利用诸如硅Si、锗Ge、砷化镓GaAs、磷化铟InP等半导体实现的存储器件。可以将半导体存储器件分成易失性存储器件和非易失性存储器件。

易失性存储器件可以包括如果不供应电源则储存的数据就会丢失的存储器件。易失性存储器件可以包括：静态RAM SRAM、动态RAM DRAM、同步DRAM SDRAM等。非易失性存储器件可以包括即使不供应电源储存的数据也保留下来的存储器件。非易失性存储器件可以包括：只读存储器ROM、可编程ROM PROM、电可编程ROM EPROM、电可擦除且可编程ROM EEPROM、快闪存储器、相变RAM PRAM、磁性RAM MRAM、阻变RAM RRAM、铁电RAM FRAM等。快闪存储器件可以包括NOR型存储器件和NAND型存储器件。

具有操作错误率较低的改良的半导体存储器件是有利的。具体能适应在创造器件的制造步骤和工艺中的变化和/或变型的改良的半导体存储器件是有利的。

发明内容

本发明的实施例提供了一种具有提高的可靠性的半导体存储器件。

根据一个实施例，一种半导体存储器件可以包括：电流镜，所述电流镜包括电流镜部和并联耦接在电流镜部与电源节点之间的晶体管，所述电流镜部被配置成将流经第一线电流镜像到第二线；检测器，所述检测器经由第一线与电流镜耦接，并且被配置成基于感测节点的电压来控制第一线的电压；失败比特设定部，所述失败比特设定部被配置成响应于比特设定信号而控制第二线的电压；比较器，所述比较器被配置成将第一线的电压与第二线的电压进行比较，并且基于比较结果来产生通过和失败检查信号；以及控制逻辑，所述控制逻辑被配置成导通或关断晶体管。

可以通过选择性地导通所述晶体管的一个或更多个来控制流经第一线的电流。可以通过选择性地导通晶体管中的一个或更多个来控制流经第二线的电流。

所述并联耦接到电流镜部的晶体管可以包括第一晶体管和第二晶体管。电流镜部可以包括第三晶体管和第四晶体管，所述第三晶体管并联耦接到第一线；所述第四晶体管并联耦接到第二线。所述第一晶体管耦接在第三晶体管与电源节点之间，所述第二晶体管耦接在第四晶体管与电源节点之间。第三晶体管的栅极与第一线耦接，并且第三晶体管的栅极与第四晶体管的栅极耦接。

根据另一个实施例，一种半导体存储器件包括：存储器单元阵列；页缓冲器，所述页缓冲器经由感测节点与存储器单元阵列耦接；以及通过和失败检查电路，存储器单元阵列与通过和失败检查电路之间的第一距离比存储器单元阵列与页缓冲器之间的第二距离高。页缓冲器被配置成基于感测节点的电压来控制第一线的电压。通过和失败检查电路包括：电流镜部，所述电流镜部被配置成将第一线的电流镜像到第二线；晶体管，所述晶体管并联耦接在电流镜部与电源节点之间；以及比较器，所述比较器被配置成将第一线的电压与第二线的电压进行比较以产生通过和失败检查信号。

根据另一个实施例，一种半导体存储器件包括：电流镜，所述电流镜包括电流镜部和并联耦接在电流镜部与电源节点之间的晶体管，所述电流镜部被配置成将第一线的电流镜像到第二线；检测晶体管，所述检测晶体管并联耦接在第一线与参考节点之间，并且响应于感测节点的电压而导通；参考晶体管，所述参考晶体管并联耦接在第二线与参考节点之间；以及比较器，所述比较器被配置成将第一线的电压与第二线的电压进行比较以产生通过和失败检查信号。

根据一些实施例，可以增强半导体存储器件的可靠性。

附图说明

通过结合附图参考以下详细描述，本发明的以上和其它的特点和优点将变得明显，其中：

图1是说明根据一些实施例的半导体存储器件的框图。

图2是说明根据一些实施例的图1中的存储块中的一个的电路图。

图3是说明根据一些实施例的图1中的半导体存储器件的编程方法的流程图。

图4是说明根据一些实施例的在选中的存储器单元的编程操作期间阈值电压分布的示图。

图5是说明根据一些实施例的图1中的页缓冲器的框图。

图6是说明根据一些实施例的检测器以及通过和失败检查电路的框图。

图7是根据一些实施例的图6中的失败比特设定部的电路图。