[发明专利]注入隔离器件及其形成方法

说明书

技术领域

本发明总体上涉及半导体器件和制造工艺。更具体地，它涉及具有注入隔离的半导体器件和用于形成这些器件的工艺。

背景技术

在集成电路的制造中，集成器件的尺寸日益缩减。例如，互补金属氧化物半导体(CMOS)图像传感器(CIS)芯片具有越来越小的像素尺寸。因此，CIS芯片的DC和噪声性能的要求变得愈加严格。通过阱注入形成的注入隔离区因此替代传统的浅沟槽隔离(STI)区以隔离器件。由于使用注入形成注入隔离区而不是STI区，消除了由形成STI区造成的对硅表面的损坏。

注入隔离区通过注入杂质到部分衬底中而形成，其中，这些部分围绕被隔离的集成电路器件的有源区。集成电路器件的部件与注入隔离区的覆盖精度较难控制。如果栅电极与注入隔离区失准，栅电极可能不能完全分离器件的源极区和漏极区之间的沟道，从而形成泄露通道。在对注入隔离区上方的栅电极施加高电压的情况下，可能产生寄生晶体管。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：

具有有源区的半导体衬底；

注入隔离区，围绕所述有源区并且从所述半导体衬底的顶面延伸至所述半导体衬底内；

栅极介电层，位于所述有源区上方并且至少部分位于所述注入隔离区上方；

栅电极，位于部分所述栅极介电层上方；以及

端盖介电层，位于所述注入隔离区上方的所述栅极介电层上。

在可选实施例中，所述栅电极的一部分至少部分地位于所述注入隔离区上方。

在可选实施例中，位于所述注入隔离区上方的所述栅电极的所述一部分的厚度约为所述端盖介电层的厚度。

在可选实施例中，所述端盖介电层的宽度等于或者小于沿栅电极长度的所述注入隔离区的宽度。

在可选实施例中，所述栅电极包括多晶硅。

在可选实施例中，所述有源区在金属氧化物半导体(MOS)器件中，所述注入隔离区与所述MOS器件的有源区具有相反的导电类型。

在可选实施例中，所述有源区包括光电二极管的一部分，并且所述注入隔离区具有p型导电性。

在可选实施例中，所述有源区进一步包括三个以上的晶体管。

在可选实施例中，所述端盖介电层包括氧化硅。

根据本发明的另一方面，还提供了一种方法，包括：

在半导体衬底上方形成栅极介电层；

在所述栅极介电层上方形成第一栅电极层；

在所述第一栅电极层上方形成硬掩模层；

在所述硬掩模层中形成开口以暴露所述第一栅电极层；

注入杂质，所述杂质穿透所述栅极介电层以在所述半导体衬底中形成围绕所述半导体衬底的有源区的注入隔离区；

在所述开口中蚀刻所述第一栅电极层以暴露所述栅极介电层；

用介电材料填充所述开口；以及

去除所述硬掩模层和所述第一栅电极层上面的介电材料。

在可选实施例中，所述方法进一步包括：在所述第一栅电极层上方形成第二栅电极层并且图案化栅电极。

在可选实施例中，在所述硬掩模层中形成开口包括：去除所述第一栅电极层位于所述硬掩模层中的所述开口的底部的部分。

在可选实施例中，去除所述硬掩模层和介电材料包括平坦化和湿蚀刻。

在可选实施例中，所述方法进一步包括在注入所述杂质之前在所述开口中沉积共形介电层。

在可选实施例中，所述硬掩模层和所述介电材料为相同材料。

在可选实施例中，所述第一栅电极层为多晶硅。

在可选实施例中，所述的方法进一步包括：在所述有源区中形成源极区和漏极区；以及，分别形成覆盖所述源极区和所述漏极区的源极接触件和漏极接触件。

在可选实施例中，所述方法进一步包括：在所述有源区中形成光电二极管。

在可选实施例中，将每个都被注入隔离区围绕的多个有源区连接以形成图像传感器。

在可选实施例中，注入所述杂质包括以大于大约50keV的注入能量注入。

附图说明

为更完整地理解实施例及其优点，现将结合附图所进行的以下描述作为参考，其中：

图1是根据本发明各方面的用于制造具有注入隔离区的半导体结构的各种方法实施例的流程图。

图2A和图2B是根据一些实施例的制造器件的中间阶段的俯视图和截面图；