[发明专利]晶圆边缘的刻蚀方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶圆边缘的刻蚀方法。

背景技术

半导体晶片一般是由单晶锭（如硅锭）制备的，所述单晶锭被修整和研磨成具有一个或多个用于晶片在后续程序中合适定向的平面或凹口，然后将所述单晶锭切成单个晶片。由于晶片的形状为圆形，故又称为“晶圆”。

在半导体制作工艺中，晶圆作为制作各类半导体器件（如MOS器件）的基底。一片晶圆上可制作多个半导体器件，且为了节约成本，通常在晶圆上制作相同的半导体器件。在晶圆上制作半导体器件之前，先在晶圆上形成若干个隔离沟槽，通过在隔离沟槽内填充氧化物形成浅沟槽隔离结构，定义出各半导体器件的有源区（Active Areas，简称AA）。

现有工艺中，在晶圆中形成隔离沟槽包括如下步骤：首先，参考图1，在晶圆100表面形成停止层102，并在晶圆100上表面上的部分停止层102上形成掩膜层104；接着，继续参考图1，在掩膜层104上形成刻蚀图形106，所述刻蚀图形106的位置和形状与所要形成的隔离沟槽的位置和形状对应；然后，参考图2，以图1中所述掩膜层104为掩模，沿刻蚀图形106刻蚀所述掩膜层104、停止层102和晶圆100，形成若干隔离沟槽108，并去除剩余的掩膜层104。

由于形成于晶圆100边缘附近半导体器件的成品率较低，通常，将晶圆100分为器件区和位于器件区边缘沿晶圆100半径方向宽度为5mm至15mm的外围区，仅在器件区中形成半导体器件。相应的，在形成半导体器件之前，仅在器件区上方形成掩膜层104，并通过刻蚀工艺在器件区中形成隔离沟槽108。由于外围区不用于形成半导体器件，并不在外围区上方形成掩膜层104，在刻蚀形成隔离沟槽108的同时，刻蚀外围区上的停止层102和外围区。但是，在刻蚀形成隔离沟槽108时，越靠近晶圆100边缘，刻蚀气体等离子体密度越低，刻蚀工艺对晶圆100的刻蚀速率越小。即，刻蚀工艺对靠近晶圆100边缘的外围区的刻蚀速率小于对靠近器件区的外围区的刻蚀速率，在隔离沟槽108形成之后，剩余的外围区从器件区边缘至晶圆边缘厚度递减，在外围区形成硅斜面（bevel），晶圆100边缘的平整度差，对后续工艺的进行造成影响，进而影响形成于晶圆100上半导体器件的成品率。

为了改善晶圆边缘的平整度，提高形成于晶圆上半导体器件的成品率，现有工艺利用斜面刻蚀机（bevel etcher）对晶圆边缘的硅斜面进行等离子清洁。具体的，通过斜面刻蚀机中上等离子体隔断区域（Process Exclusion Zone，简称为PEZ）环和下等离子体隔断区域环控制用等离子体清洁的晶圆边缘的范围，通过射频电源将清洁工艺中的气体激励为等离子体，去除晶圆边缘的硅斜面。

然而，通过斜面刻蚀机去除晶圆边缘硅斜面的效果不佳，晶圆边缘的平整度较差。

更多晶圆边缘硅斜面的刻蚀方法请参考公开号为CN1779924A的中国专利申请。

发明内容

本发明解决的问题是提供一种晶圆边缘的刻蚀方法，提高晶圆边缘的平整度，进而提高形成于晶圆上半导体器件的成品率。

为解决上述问题，本发明提供了一种晶圆边缘的刻蚀方法，包括：

提供晶圆，所述晶圆包括器件区和位于器件区边缘的外围区，所述外围区包括第一区域和第二区域，所述第一区域位于器件区和第二区域之间，且第二区域的上表面高于第一区域的上表面；

对第一区域和第二区域的上表面进行氧化处理，形成氧化层，所述第二区域上的氧化层厚度大于第一区域上的氧化层厚度；

去除第一区域上的氧化层以及第二区域上部分厚度的氧化层；

刻蚀第二区域上剩余的氧化层以及外围区，使第一区域的上表面与第二区域的上表面齐平。

与现有技术相比，本发明技术方案具有以下优点：