[发明专利]固态成像元件以及电子装置

说明书

技术领域

本公开涉及固态成像元件和电子装置，特别涉及能够抑制暗电流产生并且获得更高图像质量的固态成像元件和电子装置。

背景技术

近年来，为了降低成本、增加分辨率并且具备高功能性，已逐步发展对安装在诸如移动电话设备、数码照相机和数码摄像机的电子装置上的CMOS(互补金属氧化物半导体)图像传感器的微型化。

通常，入射在CMOS图像传感器上的入射光经受例如PD(光电二极管)的光电转换，PD(光电二极管)是包含在像素里的光电转换部分。然后，由该PD产生的电荷被传输至FD(浮置扩散)，其中FD是经由转移晶体管的浮置扩散区域，并且放大晶体管根据FD中所积累电荷的程度输出像素信号。

在相关技术中，在CMOS图像传感器中采用了一种针对每一行像素、从PD按顺序传输电荷至FD、并读取FD的电荷的卷帘式快门方案。在该卷帘式快门方案中，在某些情况下图像会出现失真，这是因为CMOS图像传感器的上一行像素和下一行像素的曝光时段不同。

另一方面，在包括针对每个像素的电荷累积部分的CMOS图像传感器中，已经开发了一种全局快门方案：对于所有像素，在同时从各FD传输电荷至各电荷累积部分后，从各累积部分按顺序传输并读取电荷至各FD。在该全局快门方案中，可以防止图像失真产生，这是因为所有像素的曝光时段都是相同的。

在采用全局快门方案的CMOS图像传感器中，像素中形成的电荷累积部分中或扩散层中的电荷的累积时间长于卷帘式快门方案中的该时间。为此，在电荷累积部分的扩散层(高浓度N型区域)中，向半导体衬底表面喷射的电子可能会增加，由此会增加暗电流。

因此，本申请的申请人已研发出一种能够抑制暗电流产生的固态成像元件，例如，通过将负电荷施加于PD的上层遮光膜以使得空穴被填充并且通过吸收产生于空穴界面的暗电流。

而且，在专利文献2所公开的CMOS图像传感器中，通过形成像素内电容膜的工艺或通过形成用于传输像素内电容器中累积电荷的通路的工艺来形成扩散层部分(高浓度N层)。

引用列表

专利文献

专利文献1：JP2010-182887A

专利文献2：JP2011-199816A

发明内容

技术问题

然而，如专利文献1中所公开的，不仅在受抑制的PD中产生暗电流，而且PD以外的区域也产生暗电流，从而在某些情况下对图像质量产生不利的影响。

本公开针对此种情况而设计，并且本公开的一个目标是抑制暗电流产生并获得更高图像质量。

解决方案

根据本公开的一个方面，所提供的固态成像元件包括：高浓度扩散层，其配置为用作连接部分，配线通过该扩散层连接至半导体衬底；以及结漏控制膜，其形成为覆盖该扩散层的表面。

根据本公开的另一个方面，所提供的电子装置包括：固态成像元件，其配置为包括用作连接部分的高浓度扩散层，配线通过该扩散层连接至半导体衬底；以及结漏控制膜，其形成为覆盖该扩散层的表面。

根据本公开的再一个方面，结漏控制膜形成为覆盖用作连接部分的高浓度扩散层的表面，配线通过该扩散层连接至半导体衬底。

有益效果

根据本公开的一个方面，可抑制暗电流产生并获得更高图像质量。

附图说明

图1是应用本发明的成像元件的实施例的构造示例的框图。

图2是像素的构造示例的示意图。

图3是形成像素的半导体衬底的横截面构造示例的示意图。

图4是第一构造示例的像素中N型半导体区域附近的横截面构造的示意图。

图5是第一构造示例的像素中N型半导体区域附近的制造工艺的示意图。

图6是第一构造示例的像素中N型半导体区域和第二电荷累积部分附近的横截面构造的示意图。

图7是第二构造示例的像素中N型半导体区域附近的横截面构造的示意图。

图8是第二构造示例的像素中N型半导体区域附近的制造工艺的示意图。

图9是结漏电流测评结果的示意图。

图10是第二构造示例的像素中N型半导体区域和第二电荷累积部分附近的横截面构造的示意图。

图11是负固定电荷的大小与结漏电流之间关系的示意图。

图12是第三构造示例的像素的横截面构造的示意图。

图13是第三构造示例的像素的制造工艺的示意图。

图14是第四构造示例的像素的横截面构造的示意图。

图15是第四构造示例的像素的制造工艺的示意图。