[发明专利]反射型掩模坯、反射型掩模及它们的制造方法

说明书

技术领域

本发明涉及反射型掩模坯（mask blank）、及反射型掩模的制造方法。尤其涉及在使用以远紫外线（Extreme Ultra Violet；以下记作“EUV”）为光源的EUV光刻的半导体制造装置等中利用的反射型掩模坯、及反射型掩模的制造方法。

背景技术

（EUV光刻的说明）

近年来，随着半导体器件的细微化，提出了将波长为13.5nm附近的EUV用于光源的EUV光刻。EUV光刻中，光源波长短，光吸光性非常高，因此需要在真空中进行。另外，在EUV的波长区域中，大部分物质的折射率为比1还稍小的值。因此，在EUV光刻中无法使用一直以来使用的透射型的折射光学系统，而是使用反射光学系统。因此，作为底版的光掩模（以下，也称作掩模）也无法使用以往的透射型的掩模，因此需要使用反射型的掩模。

（EUV掩模和坯构造的说明）

作为这种反射型掩模的原料的反射型掩模坯，是在低热膨胀基板上依次形成有对曝光光源波长显示高反射率的多层反射层、和曝光光源波长的吸收层，并且在基板的背面形成有用于曝光机内的静电卡盘的背面导电膜。另外，也存在具有如下构造的EUV掩模，即在多层反射层与吸收层之间具有缓冲层。在从反射型掩模坯加工反射型掩模时，通过EB光刻和蚀刻技术将吸收层局部地除去，在具有缓冲层的构造的情况下，也同样地将缓冲层除去，形成由吸收部和反射部构成的电路图案。被像这样制作的反射型掩模反射的光像经由反射光学系统而被转印到半导体衬底上。

（EUV掩模的吸收层的膜厚和反射率的说明）

在使用反射光学系统的曝光方法中，入射光以从相对于掩模面垂直的方向倾斜规定角度的入射角（通常6°）照射，因此在吸收层的膜厚较厚的情况下，产生图案本身的影子，成为该影子的部分处的反射强度比未成为影子的部分小，因此对比度降低，在转印图案中产生边缘部的模糊、相对于设计尺寸的偏差。这被称为阴影（shadowing），是反射掩模的原理性问题之一。

为了防止这样的图案边缘部的模糊、相对于设计尺寸的偏差，减小吸收层的膜厚、降低图案的高度是有效的，但是若吸收层的膜厚减小，则吸收层中的遮光性降低，转印对比度降低，导致转印图案的精度降低。即，若使吸收层过薄，则无法获得用于保证转印图案的精度所需的对比度。也就是说，吸收层的膜厚过厚或过薄均会成为问题，因此现今吸收层的膜厚为大概50～90nm之间，EUV光在吸收层上的反射率为0.5～2%左右。

（相邻芯片的多重曝光的说明）

另一方面，在使用反射型掩模在半导体衬底上形成转印电路图案时，在一片半导体衬底上形成多个电路图案的芯片。在相邻的芯片之间，有时会存在芯片外周部重叠的区域。这是由于，为了尽可能地增加在每一片晶圆上获取的芯片、即为了提高生产率，而高密度地配置芯片。在该情况下，导致该区域经历多次（最多4次）曝光（多重曝光）。该转印图案的芯片外周部在掩模上也是外周部，通常，是吸收层的部分。但是，如上所述，吸收层上的EUV光的反射率为0.5～2%左右，因此存在由于多重曝光而导致芯片外周部感光的问题。因此，需要在掩模上的芯片外周部设置EUV光的遮光性比通常的吸收层高的区域（以下称为遮光框）。

为了解决这样的问题，提出有如下反射型掩模：形成从反射型掩模的吸收层刻入至多层反射层而成的槽、或形成比电路图案区域的吸收层的膜厚厚的膜、或通过在反射型掩模上照射激光或进行离子注入而使多层反射层的反射率降低，由此设置对曝光光源波长的遮光性高的遮光框（参照专利文献1及专利文献2）。

专利文献1:日本特开2009－212220号公报

专利文献2:日本特开2011－44520号公报

发明内容