[发明专利]反射型曝光用掩模坯及反射型曝光用掩模

说明书

技术领域

本发明涉及反射型曝光用掩模。

背景技术

在半导体器件的制造工艺中，随着半导体器件的细微化，对光刻技术的细微化的要求提高。作为应对光刻技术的细微化的一环，在光刻的曝光方式中，已经不断地将以往的曝光（即，使用波长为193nm的ArF准分子激光的曝光）替换为使用波长为13.5nm的EUV（Extreme Ultra Violet：极端紫外线）区域的光的曝光。

对于EUV区域的光，大部分物质具有高吸光性，因此无法将以往的透射型掩模用作EUV曝光用的掩模，而是将反射型掩模用作EUV曝光用的掩模（EUV掩模）（例如，参照专利文献1）。在专利文献1中公开有如下技术：在玻璃基板上交替地层合钼（Mo）层及硅（Si）层而形成由多层膜构成的光反射膜，在该光反射膜之上通过以钽（Ta）为主成分的光吸收体而形成图案。

另外，如上所述，EUV光无法使用利用光的透射的折射光学系统，因而曝光机的光学系统也是反射型。因此，无法实现利用透射型分光器的偏振。因此，在反射型掩模中，存在向掩模的入射光和反射光无法设计在同轴上这一缺点。因此，EUV掩模采用将使光轴倾斜6度左右而向掩模入射的光的反射光引导至半导体基板上的方法。该方法被指出存在如下问题：由于使光轴倾斜，所以依赖于光对掩模图案的入射方向，在半导体基板上，掩模的布线图案形成与掩模图案不同的线宽，称为投影效果。因此，为了抑制或减轻该投影效果，提出了使形成掩模图案的吸收膜的膜厚薄膜化的方案。

在该光吸收膜的薄膜化的方法中，产生如下问题：由于吸收EUV光所需的光的衰减量不足，所以射向半导体基板的反射光增加，从而使涂布在半导体基板上的抗蚀剂膜感光。另外，在半导体基板中，由于将芯片在多面曝光，所以在相邻的芯片中在其边界区域产生多重曝光。而且已知，EUV光源的放射光谱在13.5nm处具有峰值，但EUV光源也放射被称为带外光（Out of Band）的13.5nm频带以外的从真空紫外线到近红外线区域的光。该带外光本来就是不必要的，其会使涂布在半导体基板上的抗蚀剂感光，因此该带外光是应利用滤光器等除去的不需要的光。

然而，使用钽（Ta）的光吸收膜也反射从真空紫外线到远紫外线（Deep Ultra Violet）区域、近红外线区域的光，因此如上所述产生如下问题：在相邻的芯片的边界区域附近的半导体布线部分处，无法忽视的光量累积，从而对布线图案的尺寸产生影响。

针对该问题，也提出了具有如下形成的遮光框（遮光带）的掩模构造：为了减少芯片边界的反射光，将有助于EUV光的反射的多层反射膜在除去形成图案的吸收层后通过蚀刻等手段除去，使母材的石英表面露出，由此形成遮光框（遮光带）（参照专利文献2）。但是，存在如下问题：带外光透过母材的石英，在形成于与EUV掩模的图案侧相反的面上的氮化铬（CrN）等背面导电膜上发生反射，再次透过石英而放射至半导体基板侧，从而使涂布在半导体基板上的抗蚀剂感光。

专利文献1:日本特开2007－273651号公报

专利文献2:日本特开2011－044520号公报

发明内容

本发明是为了解决上述课题而研发的，其目的在于，提供一种反射型掩模，在半导体基板上与被多重曝光的芯片的边界区域相对应的掩模区域中，减少EUV及从紫外线区域到近红外线区域的光的反射。