[发明专利]横向晶体管及其制造方法

说明书

相关引用

本发明要求2012年6月22日在美国提交的第13/530,276号专利申请的优先权和权益，并且在此包含了该申请的全部内容。

技术领域

本发明的实施例涉及半导体器件，尤其涉及横向功率晶体管。

背景技术

横向功率晶体管，例如双扩散金属氧化物半导体(DMOS)场效应晶体管通常作为开关器件被广泛应用于各种电源管理电路中，这些电源管理电路用于为各种工业电子设备及消费电子设备提供合适的工作电压。通过控制功率晶体管以相对较高的频率周期性地导通或关断，从而将供电电压转换为合适的输出电压的电源管理电路通常称作开关电源。开关电源中功率晶体管允许的最大开关速率是影响开关电源的功率转换效率、尺寸及生产成本的因素之一。功率晶体管允许的开关速率越大，开关电源能够采用的工作开关频率就越高。较高的开关频率意味着开关电源中用于驱动功率开关管的电路元件允许的制造尺寸更小，功耗更低并且生产成本降低，集成度提高。

功率晶体管通常包括制作于半导体衬底中的栅区、源区和漏区。栅区用于控制衬底中位于源区和漏区之间的一个沟道区的导通和阻断，从而控制从漏区到源区的电流。以横向DMOS功率晶体管为例，其栅区通常位于栅介电层上，该栅介电层具有厚度相对较小的薄部和厚度相对较大的厚部，该薄部通常覆盖该横向DMOS功率晶体管的沟道区及其漂移区的一部分，该厚部覆盖其漂移区的另外一部分。通常所述栅区连续地形成于所述栅介电层上并且部分延伸至所述厚部上。该厚部有助于降低栅区的场强，从而允许更高的漏区至栅区电压施加于漏区和栅区之间，因而使所述横向DMOS功率晶体管的击穿电压增大，具有更好的耐压性。然而，由于栅区是连续形成于栅介电层上并且至少部分延伸至所述厚部上，导致漏栅电容(即漏区至栅区之间的等效电容)增大了。漏栅电容的增大使得将栅电容(包括漏栅电容和栅源电容)充电以将DMOS功率晶体管导通所需要的电荷量增大，从而需要更多充电时间，同时也使得将栅电容放电以将DMOS功率晶体管关断需要释放的电荷量增大和关断，从而需要更多放电时间，因而导致该功率晶体管的开关速率变慢。

对于功率晶体管，除了希望其具有相对较高的击穿电压、相对较低的导通电阻之外，还希望其具有相对较小的漏栅电容以支持相对较大的开关速率。另外，也希望功率晶体管的栅介电层(尤其是沟道区上方的栅介电层)具有相对更小的厚度。

发明内容

针对现有技术中的一个或多个问题，本发明的实施例提供一种横向晶体管及其制造方法。

在本发明的一个方面，提出了一种横向晶体管，包括：半导体层，具有第一导电类型；源区，形成于所述半导体层中，具有与所述第一导电类型相反的第二导电类型；漏区，具有所述第二导电类型，形成于所述半导体层中并与所述源区相分离；第一阱区，具有所述第二导电类型，形成于所述漏区的外围，向所述源区延伸，但与所述源区相分离；栅介电层，形成于所述半导体层上，覆盖位于所述源区和所述第一阱区之间的所述半导体层，并向所述第一阱区上方延伸以覆盖所述第一阱区的第一部分；场介电层，形成于所述半导体层上，覆盖位于所述漏区和所述栅介电层之间的所述第一阱区的第二部分，并与所述栅介电层衔接，其中该场介电层的厚度大于所述栅介电层的厚度；栅区，位于所述栅介电层的靠近所述源区一侧的第一部分上；以及场板，覆盖所述场介电层的至少一部分，并延伸至所述栅介电层上以覆盖所述栅介电层的第二部分，其中该场板与所述源区电气耦接，并且该场板与所述栅区具有位于所述栅介电层的第三部分上方的隔离间隙，所述栅介电层的第三部分位于其第一部分和第二部分之间并连接该第一部分和第二部分。