[发明专利]具有堆叠结构的CMOS图像传感器芯片及其形成方法

说明书

相关申请的交叉参考

本申请涉及以下共同转让的美国专利申请：于2012年xx月xx日提交的名称为“xxxx”的序列号为xx/xxx,xxx的申请(代理人卷号TSM12-0273)；于2012年6月1日提交的名称为“Image Sensors with High Fill-Factor”的序列号为13/486,724的申请；以及于2012年4月27日提交的名称为“Apparatus for Vertical Integrated Backside Illuminated Image sensors”的序列号为13/458,812的申请，其全部内容结合于此作为参考。

背景技术

本发明一般地涉及半导体技术领域，更具体地来说，涉及一种半导体器件及其形成方法。

背景技术

由于其更高的捕获光子效率，背照式(BSI)图像传感器芯片正在取代前照式传感器芯片。在形成BSI图像传感器芯片的过程中，在晶圆的硅衬底上形成图像传感器(如光电二极管)和逻辑电路，随后在硅芯片的正面上形成互连结构。然后，减薄晶圆，并且在硅衬底的背面上形成诸如滤色器和微透镜的背面结构。

BSI图像传感器芯片中的图像传感器响应光子的激发生成电信号。电信号的大小(诸如电流)取决于通过相应的图像传感器所接收的入射光的强度。为了增加图像传感器的量子效率，图像传感器优选地占用更高比例的由像素单元使用的芯片面积，像素单元包括图像传感器。由于除了图像传感器以外，像素单元还包括附加的器件，例如，包括传输门晶体管、复位晶体管、源极跟随器和行选择器，所以限制了量子效率的改善。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：图像传感器芯片，其中包括图像传感器；读出芯片，位于所述图像传感器下方并与所述图像传感器接合，其中，在所述读出芯片中包括从基本上由复位晶体管、源极跟随器、行选择器以及它们的组合所组成的组中选择的逻辑器件，并且所述逻辑器件和所述图像传感器相互电耦合且是同一像素单元的一部分；以及外围电路芯片，位于所述读出芯片下方并与所述读出芯片接合，其中，所述外围电路芯片包括逻辑电路。

在该器件中，所述图像传感器芯片进一步包括：互连结构；通孔，与所述互连结构中的金属线电耦合；以及电连接件，位于所述图像传感器芯片的表面，其中，所述电连接件位于所述通孔上方并与所述通孔电耦合。

在该器件中，所述图像传感器芯片包括与所述电连接件平齐的半导体衬底。

在该器件中，所述图像传感器芯片包括半导体衬底，并且所述互连结构包括：第一部分，与所述半导体衬底重叠；以及第二部分，不与所述半导体衬底重叠，其中，所述电连接件与所述互连结构的所述第二部分重叠。

在该器件中，在所述图像传感器芯片中进一步包括传输门晶体管，其中，所述传输门晶体管与所述图像传感器电耦合，并且所述传输门晶体管是所述同一像素单元的一部分。

在该器件中，除像素单元中的传输门晶体管以外，所述图像传感器芯片基本上没有额外的晶体管。

在该器件中，在所述图像传感器芯片中进一步包括浮置扩散电容器，其中，所述浮置扩散电容器与所述图像传感器电耦合，并且所述浮置扩散电容器是所述同一像素单元的部分。

在该器件中，所述读出芯片包括所述复位晶体管、所述源极跟随器以及所述行选择器。

在该器件中，所述外围电路芯片中的所述逻辑电路进一步包括位于所述读出芯片中的图像信号处理(ISP)电路，其中，所述ISP电路包括从基本上由模数转换器(ADC)、相关双采样(CDS)电路、行译码器以及它们的组合所组成的组中选择的电路。

根据本发明的另一方面，提供了一种器件，包括：图像传感器芯片，所述图像传感器芯片包括：传感器阵列，包括多个图像传感器；多个传输门晶体管，所述多个传输门晶体管中的每一个都与所述多个图像传感器中的一个电耦合；和电连接件，位于所述图像传感器芯片的顶面；读出芯片，位于所述图像传感器芯片的下方并与所述图像传感器芯片接合，其中，所述读出芯片包括：多个复位晶体管；多个源极跟随器；和多个行选择器，与所述多个图像传感器和所述多个传输门晶体管电耦合以形成包括多个像素单元的像素单元阵列；以及外围电路芯片，位于所述读出芯片的下方并与所述读出芯片接合，其中，所述外围电路芯片包括从基本上由模数转换器(ADC)、相关双采样(CDS)电路、行译码器以及它们的组合所组成的组中选择的电路。