[发明专利]存储器及其读取方法

说明书

技术领域

本发明属于半导体领域，尤其涉及一种嵌入式存储器及其读取方法。

背景技术

半导体存储器中最小的存储单位是由一个双稳态半导体电路或一个MOS晶体管构成的存储位，存储位中可存储一个二进制代码。由若干个存储位组成一个存储单元区域，然后再由许多存储单元区域以及其它配合单元组成一个存储器。所述配合单元包括位线和字线，以及位线和字线的地址译码器。通过地址译码器控制字线和位线而选中某个存储位进行读写操作，以读出或者存入数据。其中，字线提供写入信号，位线提供选中信号。

以常见的闪存（FLASH）存储器为例，闪存（FLASH）存储器中包含由若干行字线和若干列位线组成的网格，其中每根字线和位线的交汇处均有一个闪存存储晶体管构成的存储位。具体的，每个闪存存储晶体管为一个栅极中带有浮栅的MOS晶体管，该MOS晶体管的阈值电压可通过在其栅极上施加电场而被反复改变。对应于浮栅中存在的电荷量的不同，闪存存储晶体管的阈值电压不同。当浮栅中的电子聚集时，闪存存储晶体管的阈值电压就会升高，习惯上认为此时闪存存储晶体管存储的值为“1”。当浮栅中电子被释放后，闪存存储晶体管的阈值电压会降低，此时存储单元区域被认为存储的值为“0”。更多闪存相关的情况可以参考专利公开号为CN101771074A的中国专利。

为了将闪存存储器的存储位中的存储的数据读出来，可通过检测闪存存储晶体管的浮栅中通过电流或电压的大小来判断。以电流为例，比如：若浮栅中通过的电流的峰值在15μA~20μA左右浮动，谷值在0μA~5μA左右浮动。可以设定10μA为基准值，则当电流小于10μA时，判断存储位中写入的值为“0”，当电流大于10μA时，判断存储位中写入的值为写入“1”。

为了支持这种方式的判断，闪存存储器内除了作为真正的存储外部数据功能的主存储区域，还会包括敏感放大器和基准值区域。主存储区域连接字线被写入外部信号，基准值区域提供固定基准信号（其通常为电流或电压）。敏感放大器感测主存储区域的存储位中通过的电荷量，并将其转化成电流或电压的输出信号，再与基准值区域输出的电流或电压比较，若主存储区域的信号大于基准信号，则将所比较的主存储区域的存储位存储的值读为“1”，反之则将所存储的值读为“0”。在上述读取方法中，若基准值区域直接提供固定的电流或电压作为基准电流或基准电压，则需要所有存储位产生的电流或电压必须在所有情况下（包括温度、工艺变化和电压）都在固定的电流或电压之上或之下。这对制作存储器的工艺要求是非常苛刻的。尤其当存储容量超过1兆比特时，由于大容量闪存单元特性变化较大，需要一个能与存储单元区域同时变化的基准（基准电流或基准电压）。现有技术中有以下几种办法来提供读取存储单元区域的存储值时的基准电流或者基准电压：

一种办法是采用一定比例的NMOS或PMOS来模拟存储位的属性，由所述NMOS或PMOS产生的电流或电压作为基准值与存储位进行比较判断。但是由于存储位加工工艺与普通NMOS或PMOS不同，这样的模拟有很大的局限性。

另一种办法是在存储器中提供一部分存储位作为基准值存储区域来产生电流和电压作为基准电流或基准电压。在现有技术中，主要有两种存储器的架构适用于这种方式：

一种存储器的架构是在存储器中设置基准值存储区域和主存储区域，两者具有相同结构的存储位，但是是各自分开的存储区域。这种方式中，由于基准值存储区域和主存储区域是分开的，在工艺控制中，难以保证两个区域的结构完全相同，也就难以保证在通过电流的时候，两者对电流的浮动因素是一致的。换言之，难以保证基准值的大小相对于写入电流的恒定。

另一种存储器的架构是在主存储区域中，选取每一根字线上的由固定位置的位线（Bit Line）控制的存储位作为基准值存储区域。这种方式中，相对于上一种方式来说，能够保证两个区域的结构完全相同。并且，每一根字线相连的存储位中，都能有划入基准值存储区域的存储位。这样能够保证每次写入操作的时候，都有相对较恒定的基准值作为写入信号的判断标准。但是这种方式中，由于每次写入操作都涉及到基准值存储区域，可能会引起基准值的改变，从而影响芯片的性能，如读取速度、可靠性等方面。

需要提供一种读取存储器的解决方案，能提供相对较恒定的基准值作为写入信号的判断标准，同时更好的提高存储器读取的效率和稳定性。

发明内容

本发明解决的问题是现有的存储器中，不能兼顾提供恒定的基准值作为写入信号的判断标准和具有较高的读取效率与稳定性的问题。

为解决上述问题，本发明提供了一种存储器，包括：