[发明专利]存储器及其驱动电路、向存储器执行写入操作的方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种存储器及其驱动电路、一种向存储器执行写入操作的方法。

背景技术

一般存储器存储单元的横截面结构如图1所示，漏极11与源极12在衬底10上被沟道区13隔开，在源极12与沟道区13上方设置一个处于绝缘材料（如二氧化硅层14）的包围之中不与任何部分相连的栅极，称为浮栅15，在浮栅15和沟道区13上方设置另一个栅极，由导线引出，称为控制栅16。通常情况下，浮栅15不带电荷，则存储单元处于不导通状态，存储单元的漏极电平为高，例如为Vcc，则表示数据1。写入时，存储单元的源极12加上编程电压Vpp，控制栅16加上开启电压，漏极11电压接近0V且电流为Idp（不为零）。这样大量电子从漏极11流向源极12，形成相当大的电流，产生大量热电子，并从衬底10俘获电子，由于电子的密度大，有的电子就到达了衬底10与浮栅15之间的二氧化硅层14，这时由于控制栅16加有电压，在电场作用下，这些电子又通过二氧化硅层到达浮栅15，并在浮栅15上形成电子团。浮栅15上的电子团即使在掉电的情况下，仍然会存留在浮栅15上。由于浮栅15电压为负，所以控制栅16电压为正，在存储单元被写入数据过程中，漏极电压接近0V，所以相当于存储单元导通，漏极电平为低，即数据0被写入。

通常，当对存储单元进行写入过程中，设置字线电压为一高电位，位线电压为一低电位，并为源线电压提供一编程电压。例如在分裂栅极存储单元中，往往设置字线WL电压为1.5V，位线BL电压为0.3V，编程电压Vpp为8V，参见图2。图2中，分裂栅极存储单元21的源线通过一开关晶体管22（例如PMOS管）获得驱动电路23输出的编程电压Vpp。在对存储单元进行写入数据的过程中，存在以下问题：

在对存储单元21写入数据1的时，由于浮栅15（图1）上并不形成电子团，此时源线SL与位线BL之间的源线电流ISL视为零；而在对存储单元21写入数据0的时，由于浮栅15上形成了电子团，则此时源线SL与位线BL之间的源线电流ISL不为零。在存储单元21的字线电压设置为1.5V，位线电压设置为0.3V，源线处的编程电压为8V的情况下，一般认为源线电流ISL为50uA。但是，向存储单元21写入1或0数据的不同导致了开关晶体管22上的压降ΔV的不同，即源线电流ISL为零时，压降ΔV为零，源线电流ISL为50uA时，压降ΔV为200mV，这就导致了写入过程中存储单元源线实际获取的编程电压（即源线电压）不一致。

为了在写入过程中保持源线电压不变，现有技术提供了一种向存储单元的源线提供编程电压的驱动电路，能够对源线的编程电压进行补偿，参加图3。图3中，向存储单元源线提供编程电压的驱动电路包括输出稳定电压HV的升压电路31、用于输出比较电压的分压电路32、使比较电压与参考电压Vref进行比较并将比较结果反馈至升压电路31使得升压电路输出稳定电压HV的比较电路33及用于对电压HV进行调整以输出使存储单元源线电压得到保持之编程电压Vpp的控制电路34。控制电路34包括保护电阻341、提供补偿电流Icomp的电流源342及提供阻抗的调整晶体管343，控制电路34使得：

Vpp=HV-Icomp×R-Vt

其中，Vpp为图3中驱动电路输出的编程电压，HV为升压电路31输出端的电压，Icomp为电流源342输出的电流，R为保护电阻341的阻值，Vt为调整晶体管343导通时的阈值电压。

使用上述驱动电路的存储器至少存在如下问题：驱动电路输出的编程电压Vpp是由升压电路产生的电压HV压降形成的，造成了升压电路的功率损耗，并进一步造成了存储器外围驱动电路的损耗。

相关技术还可以参考公开号为CN1484247A的发明专利申请，但其并未涉及如何减小驱动电路损耗的问题。

发明内容

本发明技术方案解决的问题是如何减小存储器外围驱动电路的功率损耗。

为了解决上述技术问题，本发明技术方案提供了一种存储器，包括存储单元阵列及用于向存储单元的源线提供编程电压的驱动电路，所述的驱动电路包括：

升压电路，用于输出编程电压；

分压电路，用于对所述升压电路输出的编程电压进行分压获得比较电压，所述分压电路包括至少两个串联的阻抗元件，其中一个阻抗元件输出比较电压；

比较电路，用于将所述比较电压与参考电压进行比较并将比较结果反馈至所述升压电路，以调整所述升压电路输出的编程电压；以及，