[发明专利]一种Ⅲ-ⅤOI结构的制备方法

说明书

技术领域

本发明涉及一种半导体材料的制备方法，特别是涉及一种Ⅲ-ⅤOI结构的制备方法。

背景技术

SOI（Silicon-On-Insulator，绝缘衬底上的硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。

但是，根据国际半导体产业发展蓝图（ITRS2009）的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，32纳米技术节点已经非常接近栅的物理尺寸，传统的体硅材料和工艺正接近其物理极限。32纳米技术节点以下尤其是22纳米以下，晶体管的结构和材料将面临更多挑战。必须采取新的技术来提高性能（新材料、新结构、新工艺）。其中，引入新的沟道材料是主要革新途径。研究表明，当微电子技术发展到16纳米技术节点及以下时，晶体管的栅长将小于10nm。此技术节点条件下，具有高迁移率的沟道材料比如Ge、III-V或石墨烯等材料将会替代目前的硅或者应变硅，结合高介电常数栅介质材料形成混合型芯片，从而使微电子技术的发展能够沿着摩尔定律的预测持续发展。

目前Ⅲ-Ⅴ族半导体材料作为高迁移率沟道材料已经引起了全球半导体领域的研究人员的广泛关注，实现可靠的基于Ⅲ-Ⅴ族半导体材料的晶体管需实现与硅圆片的集成，即形成既具有高载流子迁移率、又具有普通SOI具有的高速低功耗优势的Ⅲ-ⅤOI材料，它将决定Ⅲ-Ⅴ族半导体材料能否大规模应用、并实现商业化生产。另外，III-V族半导体材料体系中包括众多具有很高发光效率的直接带隙材料，Ⅲ-ⅤOI材料能够解决有源光器件的问题，将有希望应用于硅基光子集成研究。

现有技术中通常采用晶片键合后再进行剥离的方法制备Ⅲ-ⅤOI材料，主要的剥离方法为智能剥离技术。然而，该技术对于大多数Ⅲ-Ⅴ族半导体材料来说所需的离子注入温度要求较高，因而限制了其适用的广泛性。

可见，提供一种广泛适用于制备Ⅲ-ⅤOI材料的新方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种Ⅲ-ⅤOI结构的制备方法，以提供一种有效制备Ⅲ-ⅤOI的新方法。

为实现上述目的及其他相关目的，本发明提供一种Ⅲ-ⅤOI结构的制备方法，所述制备方法至少包括以下步骤：

1）提供一半导体衬底，于所述半导体衬底表面形成GaAs层，于所述GaAs层表面形成Ⅲ-Ⅴ半导体层，于所述Ⅲ-Ⅴ半导体层表面形成第一SiO₂层，所述半导体衬底为Ge、Ge/Si及Ge/GeSi/Si衬底的一种；

2）提供一表面具有第二SiO₂层的Si衬底，键合所述第一SiO₂层及第二SiO₂层；

3）采用XeF₂气体腐蚀以去除所述半导体衬底，获得GaAs层/Ⅲ-Ⅴ半导体层/SiO₂层/Si衬底结构。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，采用分子束外延法或超高真空化学气相沉积法形成所述GaAs层。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，采用分子束外延法或超高真空化学气相沉积法形成所述Ⅲ-Ⅴ半导体层。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，采用等离子体增强化学气相沉积法及化学机械抛光法形成所述第一SiO₂层。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，步骤2）在键合后还包括高温退火以加强键合的步骤。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，步骤3）中，将XeF₂气体间歇性地通入至所述半导体衬底表面以将其去除。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，XeF₂气体的流向为垂直于所述半导体衬底的方向。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，在腐蚀过程中，气压强度保持在0.1~1Torr之间。

作为本发明的Ⅲ-ⅤOI结构的制备方法的一种优选方案，在腐蚀过程中，腐蚀温度为15~40℃。