[发明专利]半导体装置的数据输出定时控制电路

权利要求书

1.一种半导体装置的数据输出定时控制电路，包括：

相位调整单元，包括移位寄存器和可变延迟单元，

其中，所述移位寄存器被配置成顺序地与多个延迟时钟同步地将读取命令的相位移位延迟控制码的码值，所述多个延迟时钟是通过分别将外部时钟延迟预定延迟量而获得的，

其中，所述可变延迟单元被配置成将移位的读取命令延迟可变延迟量，以及输出延迟的结果作为输出使能标志信号。

2.如权利要求1所述的数据输出定时控制电路，其中，所述可变延迟量是在外部时钟的n个周期内，通过补偿数据输出路径延迟量而获得的值，n是自然数。

3.如权利要求1所述的数据输出定时控制电路，还包括延迟量计算单元，其中：

所述延迟量计算单元被配置成从数据输出延迟信息的码值减去计数码的码值，并且输出减法的结果作为所述延迟控制码，所述计数码的码值是通过基于所述外部时钟来对可变延迟量和数据输出路径延迟量计数而获得的；以及

所述延迟量计算单元包括：

复位脉冲延迟单元，所述复位脉冲延迟单元被配置成将输出复位脉冲信号延迟所述可变延迟量和所述数据输出路径延迟量，并且产生延迟的输出复位脉冲信号；

计数器单元，所述计数器单元被配置成响应于所述输出复位脉冲信号而开始计数，并且响应于所述延迟的输出复位脉冲信号而完成计数，以及产生所述计数码；以及计算单元，所述计算单元被配置成将具有所述数据输出延迟信息的码值减去所述计数码的码值，并且输出减法的结果作为所述延迟控制码。

4.如权利要求1所述的数据输出定时控制电路，其中，所述相位调整单元还包括：

时钟调整单元，所述时钟调整单元被配置成将所述外部时钟分别调整了所述预定延迟量，并且产生多个延迟时钟，

其中，所述移位寄存器被配置成顺序地与第一延迟时钟至第二延迟时钟同步地将所述读取命令移位所述延迟控制码的码值，其中，在所述多个延迟时钟之中，所述第一延迟时钟被延迟最大量，而所述第二延迟时钟被延迟最小量。

5.如权利要求4所述的数据输出定时控制电路，其中，所述可变延迟量是在所述外部时钟的n个周期内，通过补偿所述数据输出路径延迟量而获得的值，n是自然数。

6.如权利要求4所述的数据输出定时控制电路，其中，所述时钟调整单元包括串联连接的多个延迟线以将所述外部时钟延迟，并且所述多个延迟时钟中的每个是从所述多个延迟线的任何一个输出的信号。

7.如权利要求4所述的数据输出定时控制电路，其中，所述移位寄存器包括：

多个D触发器，所述多个D触发器串联连接以将所述读取命令移位，

其中，串联连接的所述多个D触发器顺序地与所述第一延迟时钟至所述第二延迟时钟同步地操作。

8.如权利要求7所述的数据输出定时控制电路，其中，所述移位寄存器还包括：

多路复用器，所述多路复用器被配置成响应于所述延迟控制码的码值，来选择所述延迟的读取命令的经由所述多个D触发器的延迟量。

9.一种半导体装置的数据输出定时控制电路，包括：

延迟量计算单元，所述延迟量计算单元被配置成从数据输出延迟信息的码值减去计数码的码值，并且输出减法的结果作为延迟控制码，所述计数码的码值是基于已经延迟了可变延迟量的外部时钟，通过对可变延迟量和数据输出路径延迟量计数而获得的；以及

相位调整单元，包括移位寄存器和可变延迟单元，

其中，所述可变延迟单元被配置成接收读取命令并且将读取命令延迟所述可变延迟量，

其中，所述移位寄存器被配置成将延迟的读取命令的相位移位所述延迟控制码的码值，以及输出所述移位的结果作为输出使能标志信号，

其中，所述移位寄存器顺序地与多个延迟时钟同步地将所述延迟的读取命令的相位移位所述控制码的码值，所述多个延迟时钟是通过分别将DLL时钟延迟预定延迟量而获得的。

10.如权利要求9所述的数据输出定时控制电路，其中，所述可变延迟量是在所述外部时钟的n个周期内，通过补偿所述数据输出路径延迟量而获得的值，n是自然数。