[发明专利]一种SOI RESURF超结器件结构及其制作方法

说明书

技术领域

本发明介绍了一种横向SOI RESURF超结器件结构，属于微电子与固体电子学技术领域。 

背景技术

功率集成电路有时也称高压集成电路，是现代电子学的重要分支，可为各种功率变换和能源处理装置提供高速、高集成度、低功耗和抗辐照的新型电路，广泛应用于电力控制系统、汽车电子、显示器件驱动、通信和照明等日常消费领域以及国防、航天等诸多重要领域。其应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。 

对功率器件MOSFET而言，在保证击穿电压的前提下，必须尽可能地降低器件的导通电阻来提高器件性能。但击穿电压和导通电阻之间存在一种近似平方关系，形成所谓的“硅限”。为了解决这一矛盾，前人提出了基于三维RESURF（降低表面电场）技术的漂移区由P、N柱相间构成的超结结构用于优化高压器件的漂移区电场分布。该结构在保持导通电阻不变的前提下，提高击穿电压，打破传统功率MOS器件理论的极限。该技术的理论基础是电荷补偿理论，当漂移区施加电压达到一定值时，漂移区达到完全耗尽，电场分布更加均匀，提高了器件的抗击穿能力。在保证击穿电压不变的前提下，可以大幅提高漂移区的掺杂浓度，减小导通电阻。超结结构的提出打破了传统功率MOSFET器件的“硅极限” 。 

超结结构最初应用于垂直VDMOS器件，后来扩展到横向LDMOS器件。横向结构更有利于新一代的高密度功率集成应用，是当代功率器件研究的热点。但是超结结构用于横向器件也带来了新的问题。第一，理想的能完全耗尽的p、n柱区工艺上难于形成。第二，衬底参与超结柱区的耗尽导致衬底辅助耗尽效应，而且耗尽层的宽度在器件的漏端到源端方向的不同位置不等，这就带来了漂移区电场分布不均的问题，需要对器件制作工艺和结构进行优化。 

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SOI RESURF超结器件结构及其制备方法，用于解决现有技术中漂移区电场分布不均的问题。 

为实现上述目的及其他相关目的，本发明提供一种SOI RESURF超结器件结构的制备方法，该方法包括以下步骤： 提供一SOI衬底；在该SOI衬底的顶层硅上形成漂移区并在该 漂移区两侧预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；将该第一掩膜版放置于所述漂移区之上，该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成沿源端到漏端方向N型载流子浓度呈线性增加的N型漂移区；提供一放置于漂移区之上并横向设有若干第二窗口的第二掩膜版；其中，所述第二窗口自所述漂移区左侧平齐起始，截止于所述第一掩膜版的起始位置；自该第二窗口向所述N型漂移区采用三次能量和剂量依次减小的方式进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连；最后形成沟道、源区、漏区和栅区域。 

优选地，所述退火时间为600～1000分钟。 

优选地，所述退火温度为1000～1400度。 

优选地，所述P型离子注入的剂量为N型离子注入的1.5-2.5倍，优选2倍。 

优选地，所述漏区为重掺杂N。 

本发明还提供一种SOI RESURF超结器件结构，该结构包括SOI衬底；位于该衬底上的漂移区；位于该漂移区上方的栅区域、位于该漂移区两端的源端、漏端以及位于该源端和漏端之间间隔设置的若干P柱和N柱；所述漂移区除若干P柱和N柱以外的区域为线性N型漂移区。 

优选地，所述栅区域包括栅介质层以及位于栅介质层上的栅极。 

本发明一种具有半线性漂移区的SOI RESURF超结器件，横向SOI超结器件由于存在衬底辅助耗尽效应，导致从器件源端到漏端，P型柱区的剩余电荷逐渐增加，P型剩余电荷的存在，降低了器件耐压。因此，本发明中在横向超结功率器件结构中引入线性漂移区，将传统的超结漂移区靠近漏极的一段采用SOI RESURF结构，超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。 

附图说明

图1a显示为本发明线性N型漂移区形成示意图。 

图1b显示为第一掩膜版放置于漂移区上的俯视图。 

图2显示为经退火再分布形成的线性N型漂移区结构示意图。 

图3a显示为形成P柱区结构示意图。