[发明专利]一种SiC肖特基二极管及其制作方法

说明书

技术领域

本发明涉及半导体器件技术领域，特别涉及一种具有浮空金属环及场板结合结终端延伸结构的SiC肖特基二极管及其制作方法。

背景技术

宽禁带半导体一般指碳化硅(SiC)、氮化镓(GaN)等禁带宽度在3.0eV左右及其以上者。与Si材料相比，这些材料具有较宽的禁带宽度、高的击穿电场、高的热导率、高的电子饱和速率等优点，是制备电力电子器件的优选材料。其中，利用SiC材料制备的肖特基二极管属于多数载流子器件，该结构的特点是无额外载流子的注入和储存、开关速度快、开关损耗小，可以广泛应用于电动汽车/混合动力车等需进行功率转换的逆变器、转换器、PFC电路，以及太阳能、风能等新能源中的整流、逆变等领域。

在电力电子器件的设计和制备中，为了降低结边缘电场，提高器件的实际击穿电压，各种结终端技术在电力电子器件的结构中得到了广泛的应用，主要包括场板(FP)、场限环(FLR)、结终端延伸(JTE)等结构。

其中，结终端延伸结构在SiC电力电子器件的制备中具有非常广泛的应用，其形式主要包括单区结终端延伸和多区结终端延伸等结构。在单区结终端延伸的应用中，器件的击穿电压对JTE区的载流子浓度非常敏感，即JTE区域的浓度对器件的阻断能力具有重要影响作用。已有研究表明，对于某一掺杂浓度的SiC漂移区，存在一个优值的JTE区域浓度。在低于优值JTE浓度范围内，随着JTE浓度的下降，器件的击穿电压会逐渐下降；而在高于优值JTE浓度范围内，器件的击穿电压会随JTE浓度的增加而快速下降。因此，一般在具有JTE终端的SiC器件的制备中，JTE区域的浓度的实际选择会稍低于相应的JTE区域的优值浓度。通过在JTE区域设置浮空金属环，能够在JTE的实际浓度低于其优值浓度的情况下，降低击穿电压对JTE浓度的敏感度，从而进一步提高器件的击穿电压，且可利用肖特基接触制备工艺环节同时完成，不会增加工艺难度和复杂度。另外，场板结构通过对介质中电荷的吸引作用，使得采用场板结构的器件的击穿电压对界面电荷不是很敏感。

本发明针对以上不同结终端结构的特点，提出了一种浮空金属环及场板结合结终端延伸结构的SiC肖特基二极管及其制作方法，目前这种结构在SiC肖特基二极管器件上的应用尚无实例。

发明内容

(一)要解决的技术问题

本发明所要解决的技术问题是提供一种降低器件制作工艺的复杂度和成本、具有浮空金属环及场板结合结终端延伸结构的SiC肖特基二极管及其制作方法，使器件的单区JTE的有效浓度低于优值浓度时，不仅能够降低器件的击穿电压对JTE浓度的敏感程度，同时避免界面电荷对击穿电压的影响。

(二)技术方案

为达到上述目的，本发明提供了一种SiC肖特基二极管，该SiC肖特基二极管包括：N⁺-SiC衬底；形成于该N⁺-SiC衬底之上的N^--SiC外延层；形成于该N^--SiC外延层之上的肖特基接触；形成于该肖特基接触边缘处的P^--SiC区域环，该P^--SiC区域环作为该SiC肖特基二极管的结终端延伸(JTE)区域；形成于该P^--SiC区域环上的n个肖特基金属环，n≥2；形成于该肖特基金属环之间的钝化层SiO₂；形成于该钝化层SiO₂上的场板；以及形成于该N⁺-SiC衬底背面的N型欧姆接触。

上述方案中，该肖特基金属环与该P^--SiC区域环形成肖特基接触，且该肖特基金属环浮空设置于该P^--SiC区域环上。该P^--SiC区域环上的肖特基金属环呈等间距或不等间距分布。该肖特基金属环之间的间距值为3至10μm，环宽度值为3至10μm，最外层肖特基金属环与结终端延伸区域末端的间距范围为30至50μm。

上述方案中，形成于该肖特基金属环之间的钝化层SiO₂的厚度为0.5至1μm。形成于该钝化层SiO₂上的场板的长度范围为1至9μm。

为达到上述目的，本发明还提供了一种SiC肖特基二极管的制作方法，该方法包括：

步骤10、在N⁺-SiC衬底上生长N^--SiC外延层；

步骤20、在N^--SiC外延层上制备P^--SiC JTE区；