[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅堆叠。另外，衬底上形成有隔离层，以隔离栅堆叠与衬底。因此，鳍的底部被隔离层所包围，从而栅难以有效控制鳍的底部。结果，易于出现源和漏之间经由鳍底部的漏电流。

发明内容

本公开的目的至少部分地在于提供一种半导体器件及其制造方法。

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上依次形成第一半导体层和第二半导体层；对第二半导体层、第一半导体层进行构图，以形成鳍；在衬底上形成隔离层，所述隔离层露出所述第一半导体层的一部分；向鳍下方的衬底进行离子注入，以形成穿通阻挡部；在隔离层上形成横跨鳍的栅堆叠；以栅堆叠为掩模，选择性刻蚀第二半导体层，以露出第一半导体层；选择性刻蚀第一半导体层，以在第二半导体层下方形成空隙；在衬底上形成第三半导体层，用以形成源/漏区。

根据本公开的另一方面，提供了一种半导体器件，包括：在衬底上形成的鳍；在鳍下方的衬底中形成的穿通阻挡部；在衬底上形成的隔离层；以及在隔离层上形成的横跨鳍的栅堆叠，其中，所述鳍包括位于栅堆叠下方的第一半导体层部分以及与第一半导体层相邻的第二半导体层部分，该半导体器件还包括形成于第二半导体层部分中的源/漏区。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-18是示出了根据本公开实施例的制造半导体器件流程的示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开的实施例，可以在鳍下方的衬底中形成相对高阈值电压区，以减小源漏泄漏。例如，这种相对高阈值电压区可以包括相对高掺杂的区域，或者说穿通阻挡部(punch-through stopper)。这种穿通阻挡部可以在形成鳍之后，向鳍下方的衬底中进行离子注入来形成。例如，对于n型器件，可以进行p注入；对于p型器件，可以进行n注入。

由于离子注入，在鳍(特别是靠近离子注入区域的鳍底部)中，可能存在相对高的杂质浓度，这又将导致鳍中随机掺杂波动变大，从而使器件性能变差。根据本公开的实施例，可以如此形成鳍，使得其包括牺牲层和鳍主体层的堆叠，其中牺牲层位于鳍底部。在进行用于形成穿通阻挡部的离子注入之后，可以选择性去除潜在地被离子注入所污染的牺牲层。因此，可以降低鳍中随机掺杂波动，并进一步改善器件性能。

根据本公开的另一实施例，为了进一步减小源漏泄漏，还可以在如上所述去除牺牲层之后，在鳍底部，在源和漏之间形成隔离岛，以减小源、漏之间经由鳍底部的漏电流。例如，在去除牺牲层之后，可以在鳍主体层下方填充电介质材料，并将电介质材料构图为隔离岛。