[发明专利]测试片外驱动器的阻抗的电路与方法

说明书

技术领域

本发明涉及片外驱动器，特别涉及一种用来测试使用硅通孔的片外驱动器的阻抗的系统与方法。

背景技术

半导体装置要在特定的操作电压下运作，由于技术转向亚微米(sub-micron)大小以及越来越多的操作是在「低功率」范围中，操作电压的准确度对芯片设计者来说会变得特别重要。片外驱动器(off-chip driver，OCD)一般是用来产生前述的操作电压给半导体装置(即，芯片)。一般来说，芯片外的互相连接可通过连接于芯片上的接合垫(bond pad)的接合线(bond wire)来达成。随着倒装芯片(flip-chip)技术与晶圆堆叠(wafer stacking)的发展以及其它原因，驱动器芯片接口已变得更复杂，因而需要更复杂的接合技术。近来，设计者们面临一个更大的挑战，就是用硅通孔(through-silicon via，TSV)来替代标准接合垫，硅通孔常被用来让特别着重阻抗与电容的考虑的低功率操作得以容易实现。

图1是依据公知技术的现有片外驱动器电路100的示意图。如图所示，片外驱动器电路100包含一上拉驱动器(pull-up driver，PU)103（其是由耦接到电源Vcc的P沟道场效应晶体管(P-channel Field Effect Transistor，PFET)所组成）以及一下拉驱动器(pull-down driver，PD)105(其是由串接于上拉驱动器103以及接地端之间的N沟道场效应晶体管(N-channel Field Effect Transistor，NFET)所组成)。P沟道场效应晶体管103与N沟道场效应晶体管105之间的节点会输出一输出电压，并且所述输出电压会耦接到同样耦接于输入缓冲器(input buffer，IB)128的硅通孔118。

在图1中所示的电路100中，输入缓冲器128与硅通孔118的耦接节点处的电容值通常是相当低的：例如，大约是0.5pF。制造商通常会探测一既定电路(例如，电路100)的片外驱动器，以测试各式各样的特性（例如，阻抗），然而，因为硅通孔直径减小以及孔径(pitch)变窄，使得侦测硅通孔118变得更困难。此外，通过将一测试垫直接连到硅通孔118来测试片外驱动器会造成一些问题，例如，测试垫可对片外驱动器电路(也就是电路100)带来相当大的金属电容。

发明内容

本发明公开了用来测试具有硅通孔的至少一片外驱动器的阻抗的方法与装置，优选地，所述方法与装置不会带给系统很大的电容值。

依据本发明的实施例，一测试电路包含多个片外驱动器，每一片外驱动器包含：耦接到一电源的一上拉驱动器；耦接于所述上拉驱动器与一接地端之间的一下拉驱动器；以及耦接于所述上拉驱动器与所述下拉驱动器之间的一硅通孔。所述测试电路还包含：多个前驱动器，每一个别的前驱动器耦接到所述多个片外驱动器的其中之一；耦接到所述多个前驱动器的一参考电流测试垫；多个输入缓冲器，每一输入缓冲器包含一正输入与一负输入，其中每一输入缓冲器的所述正输入通过每一个别的片外驱动器的所述硅通孔耦接到所述多个片外驱动器的其中之一；耦接到每一输入缓冲器的所述负输入的一参考电压测试垫；以及耦接到所述多个输入缓冲器的一扫描输出测试垫。

依据本发明的实施例，用来验证多个片外驱动器的阻抗的方法包含：驱动一电流到所述多个片外驱动器，其中每一片外驱动器包含：耦接到电源供应的一上拉驱动器，耦接于所述上拉驱动器与一接地端之间的一下拉驱动器以及耦接于所述上拉驱动器与所述下拉驱动器之间的一硅通孔。所述方法还包含：开启所述多个片外驱动器，其中每一个别的片外驱动器是耦接到所述多个前驱动器中的至少一前驱动器，以及开启所述多个片外驱动器会在每一硅通孔产生一电压降；以及在多个输入缓冲器处接收一参考电压。所述多个输入缓冲器中的每一输入缓冲器包含多个输入，并且每一输入缓冲器是被设定来比较所述多个输入以及输出一比较结果。所述方法还包含：在每一输入缓冲器中，将所述参考电压与所述多个片外驱动器的其中之一的所述硅通孔的电压做比较；以及使用每一输入缓冲器的所述比较结果来验证每一片外驱动器的所述阻抗，以判断每一片外驱动器的所述阻抗是否是落在一所要的范围内

附图说明

图1是包含硅通孔的现有片外驱动器的示意图。

图2是依据本发明的实施例的包含硅通孔的片外驱动器的示意图。

图3是依据本发明的另一实施例的包含硅通孔的片外驱动器的示意图。

其中，附图标记说明如下：