[发明专利]不通电的伪栅极

说明书

技术领域

一般而言，本发明涉及半导体器件，更具体而言，涉及栅极结构及其制造方法。

背景技术

半导体集成电路(IC)产业经历了快速增长。IC材料和设计的技术进步已经产生多代IC，每一代都具有比前一代更小和更复杂的电路。然而这些进步也增加了加工和制造IC的复杂性，并且为了实现这些进步，需要IC加工和制造的相似发展。在IC发展进程中，功能密度(即每芯片面积的互连器件数目)通常增加了而几何尺寸(即使用制造工艺可以造出的最小元件)减小了。

这种按比例缩减工艺可能带来制造挑战。例如，在某些半导体应用中，可以邻近功能栅极形成伪栅极。随着半导体部件继续按比例缩减，伪栅极与功能栅极之间的距离减小。因此，向伪栅极施加的电压可能产生经过栅极氧化物绝缘体通向邻近的功能栅极的泄漏路径，这可能造成对功能栅极的损伤。

因此，尽管形成功能栅极和伪栅极的现有方法总体上已足以满足他们的预期用途，但是它们在所有方面尚不是完全令人满意的。

发明内容

为了解决上述技术问题，一方面，本发明提供了一种半导体器件，包括：伸长的第一栅极，在第一方向上延伸，所述第一栅极是伪栅极；伸长的第二栅极，在所述第一方向上延伸，所述第二栅极在与所述第一方向不同的第二方向上与所述第一栅极间隔开；以及伸长的第三栅极，在所述第一方向上延伸并且在所述第一方向上与所述第一栅极对准且与所述第一栅极间隔开，在所述第三栅极上形成有电接触件。

在所述的半导体器件中，所述第一栅极是不通电的伪栅极并且在其上不形成电接触件。

在所述的半导体器件中，在所述第二栅极上形成有另一电接触件。

在所述的半导体器件中，所述第二栅极和所述第三栅极为非伪栅极。

在所述的半导体器件中，所述第一方向和所述第二方向垂直并且一起限定从上向下观察的所述半导体器件。

在所述的半导体器件中，所述第二栅极和所述第三栅极各自形成在衬底的相应有源区域上方；以及所述第一栅极形成在所述衬底的非有源区域上方。

在所述的半导体器件中，从上向下观察时，源极/漏极区域设置在所述第一栅极和所述第二栅极之间。

在所述的半导体器件中，从上向下观察时，介电隔离区域设置在第一栅极和第三栅极之间。

在所述的半导体器件中，所述第一栅极、所述第二栅极和所述第三栅极均包含基本相似的材料。

另一方面，本发明提供了一种半导体器件，包括：不通电的伪栅极，形成在衬底上方，其中，所述伪栅极具有伸长的形状并且沿着第一方向定向；第一功能栅极，形成在所述衬底上方，其中，所述第一功能栅极具有伸长的形状并且沿着所述第一方向定向，并且所述第一功能栅极在与第一方向垂直的第二方向上与所述伪栅极分离；第一导电接触件，形成在所述第一功能栅极上；第二功能栅极，形成在所述衬底上方，其中，所述第二功能栅极具有伸长的形状并沿着所述第一方向定向，并且所述第二功能栅极在所述第一方向上与所述伪栅极对准并与所述伪栅极物理分离；以及第二导电接触件，形成在所述第二功能栅极上。

在所述的半导体器件中，在所述伪栅极上不形成导电接触件。

在所述的半导体器件中，相对于从上向下观察的所述半导体器件限定所述第一方向和所述第二方向。

在所述的半导体器件中，所述衬底包含掺杂部分和介电隔离部分；所述第一功能栅极和所述第二功能栅极形成在所述掺杂部分的一部分的上方；以及所述伪栅极形成在所述介电隔离部分的一部分的上方。

在所述的半导体器件中，所述衬底包含掺杂部分和介电隔离部分；所述第一功能栅极和所述第二功能栅极形成在所述掺杂部分的一部分的上方；以及所述伪栅极形成在所述介电隔离部分的一部分的上方，其中，所述掺杂部分包含多个源极/漏极区域，并且，从上向下观察时，所述源极/漏极区域之一位于所述第一功能栅极和所述伪栅极之间。

在所述的半导体器件中，所述伪栅极、所述第一功能栅极和所述第二功能栅极具有基本相似的材料组分。