[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及一种半导体器件制造方法，更具体地，涉及一种能有效改进栅极剖面的MOSFET制造方法。

背景技术

随着MOSFET等半导体器件尺寸持续等比例缩减，传统的氧化硅栅极绝缘层和掺杂多晶硅的栅极导电层构成的栅极堆叠结构已经无法适用于小尺寸器件。采用高k材料(HK)以降低有效栅氧厚度(EOT)、采用金属栅极(MG)以有效调节栅极功函数，这种HK/MG结构成为目前业界的主流设计。相对于前栅工艺而言，形成假栅极堆叠、沉积层间介质层(ILD)、去除假栅极堆叠留下栅极沟槽、沉积最终HK/MG栅极堆叠的后栅工艺，由于可以更精细控制栅极尺寸并且避免高温效应(例如在激活多晶硅中掺杂剂、或者降低高k材料界面缺陷而退火时使得器件中其他杂质发生迁移等等)，成为HK/MG结构制造的主流方法。

然而，采用例如反应离子刻蚀(RIE)等干法刻蚀去除假栅极堆叠时，由于刻蚀工艺的控制较复杂，例如刻蚀终点的选取、刻蚀速率的调整、刻蚀选择比的选取等等，往往难以获得完全垂直的栅极沟槽，而通常具有倾斜的侧壁，这种倾斜侧壁在稍后沉积金属材料填充栅极时容易造成填充率低、出现孔隙等问题。而采用TMAH湿法腐蚀多晶硅、非晶硅材质的假栅极时，虽然能形成较为垂直的侧壁，但是容易在沟槽底部以及拐角处存在一定量的过刻蚀也即拐角衬底侵蚀，增大了沟道区表面的缺陷，改变了器件的性能。

发明内容

有鉴于此，本发明的目的在于克服上述问题，在提高栅极剖面形态的垂直度的同时，还能避免底部拐角衬底侵蚀，有效提高器件的性能和可靠性。

实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：在衬底上形成单晶刻蚀停止层和单晶假栅极层；湿法腐蚀假栅极层，形成假栅极图形；在假栅极图形周围形成栅极侧墙；湿法腐蚀去除假栅极图形，留下栅极沟槽；在栅极沟槽中形成栅极堆叠。

其中，采用外延生长形成刻蚀停止层和假栅极层。

其中，刻蚀停止层还向衬底施加应力。

其中，假栅极层为单晶Si，采用TMAH湿法腐蚀。

其中，假栅极图形的侧壁为(111)晶面。

其中，形成假栅极图形之后，形成栅极侧墙之前还包括：在所述假栅极图形两侧，衬底之中形成轻掺杂的源漏扩展区。

其中，形成栅极侧墙之后，湿法腐蚀假栅极层之前进一步包括：在所述栅极侧墙两侧，衬底之中形成重掺杂的源漏区；形成层间介质层，覆盖刻蚀停止层、栅极侧墙和假栅极图形；平坦化层间介质层直至暴露假栅极图形。

其中，刻蚀停止层包括单晶SiGe、Si:C、Si:H、SiGe:C及其组合。

其中，栅极侧墙包括氮化硅、氮氧化硅、类金刚石无定形碳及其组合。

依照本发明的半导体器件制造方法，利用外延单晶薄膜作为假栅极以及湿法刻蚀假栅极的停止层，在提高栅极剖面形态的垂直度的同时，还能避免底部拐角衬底侵蚀，有效提高器件的性能和可靠性。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1至图7为根据本发明的半导体器件制造方法各个步骤的剖视图；以及

图8为根据本发明的半导体器件制造方法的示意流程图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。