[发明专利]具有静电放电保护模块的半导体器件及其制造方法

说明书

技术领域

本发明的实施例涉及半导体器件，尤其涉及具有静电保护模块的半导体器件及其制造方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)、结型场效应晶体管(JFET)以及双扩散金属氧化物半导体场效应晶体管(DMOS)等半导体器件在电子产业中已得到了广泛的应用。举几个简单的例子，这些半导体器件可以被用于功率放大器以及低噪声放大器中，也可以作为功率开关管用于功率转换电路中。为了提高这些半导体器件的工作稳定性及安全性，通常需要为其提供静电放电(ESD)保护模块。

以DMOS用作功率开关管时为例，在DMOS关断的瞬态变化过程中，由于静电放电(ESD)产生的施加于DMOS的栅极和源极之间的电压可能瞬间高达10000多伏特，而导致DMOS的栅氧化层损坏。这将导致应用了该DMOS的电子产品不能正常工作。通常，为了防止ESD对DMOS等半导体器件的栅氧化层的损害，可以在DMOS等半导体器件的栅极和源极之间耦接静电放电(ESD)保护模块，以在静电放电(ESD)产生的电压高于一定值(例如，该值可以设定为低于DMOS的栅氧化层的击穿电压值)时使该ESD保护模块导通，从而为ESD的能量释放提供通路。该ESD保护模块可以是分立的，也可以集成于半导体器件中。为了降低产品尺寸及生产成本，将ESD保护模块集成于半导体器件中已成为一种趋势。

典型地，ESD保护模块可以包括一组串联的PN二极管。这些PN二极管可以通过在制作有半导体器件例如MOSFET本身的衬底表面上淀积多晶硅层，然后将该多晶硅层刻蚀而保留用于制造PN二极管组的部分，再将该保留的多晶硅层进行掺杂而形成交替排列的P型和N型掺杂区而形成。该串联的PN二极管组耦接于MOSFET的源电极金属和栅电极金属之间以为MOSFET的栅氧化层提供ESD保护。然而，这些PN二极管的串联电阻以及电流均匀性是影响其ESD保护性能的重要因素。串联电阻越小，电流均匀性越好，其可以提供的ESD保护性能越高。

因而希望提出一种集成有ESD保护模块的半导体器件，使该ESD保护模块具有较小的电阻和较好的电流均匀性，从而为该半导体器件提供更好的ESD保护。

发明内容

针对现有技术中的一个或多个问题，本发明的实施例提供一种包含有ESD保护模块的半导体器件及其制造方法。

在本发明的一个方面，提出了一种半导体器件，该半导体器件可以包括：半导体衬底，具有第一导电类型，包括有效单元区域和边缘区域；半导体晶体管，形成于所述半导体衬底的有效单元区域中，其中所述半导体晶体管包括漏区、栅区和源区；耦接所述栅区的栅极金属和耦接所述源区的源极金属；以及静电放电保护模块，形成于所述半导体衬底的边缘区域上方，包括静电放电保护层和第一隔离层，其中所述第一隔离层位于所述半导体衬底和所述静电放电保护层之间，将所述静电放电保护层与所述半导体衬底隔离；其中，所述源极金属位于所述有效单元区域上方，所述栅极金属位于所述边缘区域上方，所述源极金属和所述栅极金属之间具有隔离间隙，其中所述栅极金属具有栅极金属焊盘部分和栅极金属走线部分；所述静电放电保护层呈饼状，包括第一导电类型的中心掺杂区和围绕该中心掺杂区交替排布的多个第二导电类型掺杂区和第一导电类型掺杂区，其中所述第二导电类型与所述第一导电类型相反，所述中心掺杂区实质上布满整个所述栅极金属焊盘部分的下方；并且所述栅极金属焊盘部分耦接所述静电放电保护层的中心掺杂区，所述源极金属耦接所述静电放电保护层中最外围的第一导电类型掺杂区。

根据本发明的实施例，该半导体器件的所述静电放电保护层可以进一步包括：具有所述第二导电类型的悬浮掺杂区，环绕所述交替排布的多个第二导电类型掺杂区和第一导电类型掺杂区的外围形成，该悬浮掺杂区电悬浮。

根据本发明的实施例，该半导体器件的所述栅极金属焊盘部分凹陷入所述源极金属中，在所述栅极金属焊盘部分和所述栅极金属走线部分之间形成连接该栅极金属焊盘部分与栅极金属走线部分的栅极金属颈；所述源极金属具有源极金属指，延伸至所述栅极金属颈的两侧，以环包所述栅极金属焊盘部分。

根据本发明的实施例，该半导体器件中，所述静电放电保护层的所述第一导电类型的中心掺杂区和围绕该中心掺杂区的其它第一导电类型掺杂区具有较重的掺杂浓度。