[发明专利]一种CMOS晶体管及其制造方法有效
| 申请号： | 201210365186.1 | 申请日： | 2012-09-26 |
| 公开（公告）号： | CN102856260A | 公开（公告）日： | 2013-01-02 |
| 发明（设计）人： | 孙冰 | 申请（专利权）人： | 京东方科技集团股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/77;H01L27/092 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 王莹 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 cmos 晶体管 及其 制造 方法 | ||
1.一种CMOS晶体管的制造方法，包括在基板上形成沟道、栅电极、欧姆接触层和源、漏电极；其中形成所述沟道的步骤包括：
S1.在基板上沉积非晶硅层，然后将所述非晶硅层晶化为多晶硅层；
S2.将所述多晶硅层进行刻蚀形成N型沟道区域和P型沟道区域；通过一次构图工艺对应于所述N沟道区域形成光刻胶半保留区域，对应于所述P沟道区域形成光刻胶全保留区域；
S3.采用灰化工艺将光刻胶半保留区域的光刻胶去除并保留部分光刻胶全保留区域的光刻胶，采用离子注入的方式注入磷原子，形成N沟道；
S4.通过湿法或者干法剥离去除光刻胶全保留区域的光刻胶并注入硼原子形成P沟道。
2.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于，所述非晶硅层的厚度为200～
3.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于：在步骤S3中注入磷原子采用PH3/H2或者PCl3/H2气体。
4.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于：在步骤S4中注入硼原子采用B2H6/H2或BF3/H2气体。
5.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于：步骤S1中，将所述非晶硅层晶化为多晶硅层的过程包括除氢和激光辐照。
6.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于，在沉积非晶硅层前还包括步骤S0：在基板上:沉积厚度为100～的缓冲层。
7.如权利要求1所述的CMOS晶体管的制造方法，其特征还在于，形成所述栅电极的步骤包括：
S5.沉积栅氧化层，然后在所述栅氧化层上沉积单层或多层的金属或者合金，并刻蚀形成栅电极。
8.如权利要求7所述的CMOS晶体管的制造方法，其特征还在于，形成所述欧姆接触层的步骤包括：
S6.采用离子注入的方式注入硼原子进行重掺杂，形成P沟道欧姆接触层；
S7.在形成所述P沟道欧姆接触层后，采用离子注入的方式注入磷原子进行重掺杂，形成N沟道欧姆接触层。
9.如权利要求8所述的CMOS晶体管的制造方法，其特征还在于，形成所述源、漏电极的步骤包括：
S8.通过PECVD的方式沉积层间绝缘层，然后在所述层间绝缘层利用一次掩膜工艺形成接触孔；
S9.通过溅射或热蒸发的方法沉积形成单层或多层结构的金属层或者合金层，然后对所述金属层或合金层进行刻蚀形成信号线及源、漏电极。
10.一种阵列基板制造方法，其特征在于，包含权1至权9任一项所述的CMOS晶体管的制造方法，所述阵列基板制造方法还包括：
S10.通过PECVD方法沉积钝化层，并在钝化层形成过孔；
S11.通过溅射或热蒸发的方法沉积透明导电层，通过一次光刻形成透明像素电极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司，未经京东方科技集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210365186.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
