[发明专利]具有低导通电阻的栅压自举开关及其衬偏效应消除方法

说明书

技术领域

本发明涉及集成电路领域，特别涉及栅压自举开关的衬偏效应消除技术。

背景技术

在模拟电路中，通常用MOS（金属氧化物半导体）晶体管来实现开关的功能。以N型MOS开关为例，MOS管的导通电阻与栅极到源极的电压有关，该电压越小则导通电阻越大。一般在开关导通时，栅极电压固定在一个高电平，源极接输入信号。因而，导通电阻会随着输入信号的变化而变化，尤其是当信号电压接近栅极电压的时候，N型MOS管近似关断。为了能处理较高电压的信号，通常将栅极接最高电平，也就是电源电压，前提是要保证MOS管不被击穿。

为了能处理接近甚至高于电源电压的信号，栅压自举技术通过抬高栅极电压使其高于电源电压，从而实现更高的可处理信号电压，图1所示为一种典型的栅压自举开关电路。图1中，M1为实现开关功能的NMOS管，其余部分为栅压自举电路，在两相时钟phi和phib的控制下将N2抬至电源电压以上。该电路分为两个工作状态，当phi为低电平，phib为高电平时，电路处于预充电状态。假设电源电压为Vdd，此时N4=2*Vdd，M4打开，同时M13也打开，C3被充至Vdd。另一方面，M6打开，N1充至Vdd，使得M9关断。并且M12打开，N2被拉到零，M1，M8，M10都关断。该状态下，开关处于关断状态。当phi为高电平phib为低电平时，电路进入自举工作状态。此时N4=Vdd，M4关断，且M12也关断。另一方面，M7打开，N1被拉低，故M9打开，N2拉高，从而把M1，M10打开。M10打开后，N3被抬高至接近输入信号Vin，由于N6，N2节点没有额外的直流通路，故N6，N2也被抬高相同的电压。由于N6，N2节点之前的电压为Vdd，故自举之后的电压接近Vdd+Vin。最终实现了一个高于电源电压且随输入信号变化的开启电压，无论输入信号为多少，M1的栅极到源极的电压恒定在Vdd。

然而，NMOS管的导通电压除了跟栅极到源极电压有关还跟源极到衬底的电压有关，源极比衬底电压高出越多，衬偏效应就越明显，阈值电压也就越高，使得导通电阻越大。为了消除衬偏效应，通常将M1的衬底和源端短接，但是在图1电路中，这会导致M1无法有效关断，因为当输入信号较高时，输入信号会通过衬底和漏端的PN结和开关的另一端导通。

发明内容

本发明的目的在于提供一种具有低导通电阻的栅压自举开关及其衬偏效应消除方法，不但能消除栅压自举开关电路中起开关作用的MOS晶体管的衬偏效应，而且能确保该MOS晶体管的有效关断。

为解决上述技术问题，本发明提供了一种具有低导通电阻的栅压自举开关，包含：作为开关的金属氧化物半导体MOS晶体管M1、与该MOS晶体管M1相连的栅压自举电路，MOS晶体管M1的衬底通过一控制开关与本MOS晶体管M1的源端相连；

其中，控制开关在所述栅压自举电路处于预充电模式时，处于关断状态；在所述栅压自举电路处于自举模式时，处于打开状态。

本发明还提供了一种具有低导通电阻的栅压自举开关的衬偏效应消除方法，包含以下步骤：

提供一作为开关的金属氧化物半导体MOS晶体管（M1）；

提供一栅压自举电路，该栅压自举电路与所述（M1）相连；

将所述（M1）的衬底，通过一控制开关与本MOS晶体管（M1）的源端相连；

其中，所述控制开关在所述栅压自举电路处于预充电模式时，处于关断状态；在所述栅压自举电路处于自举模式时，处于打开状态。

本发明还提供了一种具有低导通电阻的栅压自举开关，包含：由第一金属氧化物半导体MOS晶体管和第二MOS晶体管构成的开关、与该第一MOS晶体管相连的栅压自举电路；

所述第一MOS晶体管的源极接输入信号，所述第一MOS晶体管的漏极接所述第二MOS晶体管的源极；

所述第二MOS晶体管的栅极接所述第一MOS晶体管的栅极；所述第二MOS晶体管的漏极作为输出信号输出；

所述第一MOS晶体管的衬底与该第一MOS晶体管的源极短接；所述第二MOS晶体管的衬底与该第二MOS晶体管的漏极短接。