[发明专利]用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板

说明书

本申请为下述申请的分案申请：

原申请的申请日：2009年04月30日

原申请的申请号：200980111817.3

原申请的发明名称：用加成法制造电路板的方法、以及用该方法获得的电路板和多层电路板

技术领域

本发明涉及一种通过加成法制造电路板的方法以及通过该方法获得的电路板和多层电路板。

背景技术

近来，在包括便携式信息系统的电气设备的功能性方面存在快速的增长，该便携式信息系统诸如是手机、电脑及其外围设备、各种信息家电等等。伴随该趋势，对于提高在这些电气设备中使用的电路板上的电路密度的需求也有所增加。为了提高这种电路的密度，需要一种精确地制造具有较窄的线宽和线间距的电路的方法。在高密度的布线电路中常常发现一些问题，诸如线路之间的短路和迁移。此外，宽度窄的布线导致布线的机械强度的恶化，使结果形成的电路更易遭受电路损坏，例如受到碰撞。进一步，由于薄片层的数量的增加而导致将要制造电路的平面上的凹部和凸出部的尺寸增加，所以很难形成精细的电路。

已知减成法和加成法作为在电路板上形成这种电路的方法。减成法是一种通过除去(减去)覆金属层压板的表面上的、除了希望形成电路的区域中的金属来形成电路的方法。另一方面，加成法是一种仅仅在绝缘衬底上的、希望由无电镀形成电路的区域中形成电路的方法。

减成法是一种通过刻蚀厚膜的金属箔，仅仅在电路形成的区域留下金属的方法。在区域中除去的金属仅仅由该方法被浪费。相反，通过加成法，仅仅在希望形成金属线路的区域中形成无电镀的膜，而没有导致金属的浪费。从以上这点，作为电路形成方法，加成法更好。

将参考图1A到1E的示意性的横截面图，来描述全加成法、一个典型的传统的加成法。

如图1A所示，在具有通孔101的绝缘衬底100的表面上沉积镀催化剂102。绝缘衬底100的表面被预先地做粗糙。如图1B所示，然后在镀催化剂102上形成光致抗蚀剂层103。然后，如图1C所示，光致抗蚀剂层103的表面经由具有特殊图案的电路的光掩模（photomask)110而暴露于光。如图1D所示，然后电路图案被显影。如图1E所示，在通过显影形成的电路图案上以及通孔101的内壁表面上进行无电镀铜之后，形成金属线路104。通过这些步骤，电路被形成在绝缘衬底100上。

在如上所述的传统的加成法中，镀催化剂102被沉积在绝缘衬底100的整个表面上。结果，引起以下问题。如果以高精度对光致抗蚀剂层103进行显影，则可以仅仅在不受光致抗蚀剂保护的区域中形成镀膜。然而，如果没有以高精度对光致抗蚀剂层103进行显影，则不希望镀膜的区域105可能残留在不希望镀膜的区域中而未除去，如图2所示。因为镀催化剂102被沉积在绝缘衬底100的整个表面上，所以出现了这种麻烦。不希望镀膜的区域105引起相邻电路之间的短路和迁移。当形成具有较窄的线宽和线间距的电路时，更频繁地发现短路和迁移。

专利文献1：JP-A No.58-186994

专利文献2：JP-A No.57-134996

保护膜首先被涂布在绝缘衬底上(第一步骤)。然后，通过机械加工或激光束的照射，对应于布线图案的凹槽和通孔形成在涂布了保护膜的绝缘衬底上（第二步骤）。然后，在绝缘衬底的整个表面上形成活化层（第三步骤）。然后，通过分离保护膜并就此除去绝缘衬底上的活化层，仅仅在凹槽和通孔的内壁表面上留下活化层（第四步骤）。然后，通过在不使用镀保护膜的绝缘衬底上进行镀膜，仅仅在活化的凹槽和通孔的内壁表面上有选择地形成导电层(第五步骤）。将参考图3A到图3E的示意性的横截面图来说明形成金属线路图案的步骤。

如图3A所示，保护膜201被涂布在绝缘衬底200的表面上。然后，如图3B所示，在涂布了保护膜201的绝缘衬底200上形成有期望的布线图案的凹槽202和通孔203。如图3C所示，然后，在凹槽202和通孔203的表面以及保护膜201的表面上沉积镀催化剂204。如图3D所示，在分离保护膜201之后，仅仅在凹槽202和通孔203的表面上留下镀催化剂204。如图3E所示，仅仅有选择地在具有残留的镀催化剂204的区域中形成无电镀膜，仅仅在通孔203和凹槽202的内壁表面上给予导电层205。

专利文献1描述一种在绝缘衬底上涂布和热固化一种热固性树脂作为保护膜、根据特殊的布线图案机器加工保护膜和绝缘衬底、用溶剂将绝缘衬底表面上的热固性树脂除去的方法（专利文献1，第2页，左下栏1.16到右下栏1.11）。