[发明专利]一种浅沟槽隔离结构及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离结构及其制造方法。

背景技术

在常规的浅沟槽隔离（STI）中使用诸如SiO₂、Si₃N₄的电介质作为器件之间的隔离材料。通常非晶电介质材料（诸如Si₃N₄）内可能存在许多电荷，这对于器件可能产生负面影响。在使用电介质作为隔离材料的当前工艺流程中，例如在形成栅极氧化物或栅叠层等刻蚀与清洗工艺中，可能在有源区和被填充的隔离沟槽之间会出现缺角（divot，即由于材料损失而导致的形貌变化），这种现象会引起器件电流泄漏以及其它问题。另外，使用非晶电介质作为隔离材料使得向沟道中引入的应力有限。

Cabral, C等人研究发现，在诸如钽（Ta）薄膜中的应力会随着热处理而积累。刚沉积的Ta薄膜具有-1GPa- -4GPa的压应力。每次热循环（以10℃/min的速率）平均增加-0.5GPa，在经过七个热循环后增加至-6- -7GPa。研究发现该应力增长的原因在于在热处理时Ta薄膜中氧含量的增加，从而导致Ta的晶胞膨胀。具体请参见Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures, Volume: 12 Issue:4, P2818-2821。

另外，Robert J等人研究发现，纳米晶体金属呈现出张应力，这是因为决定张应力水平的晶界的数目非常高。如沉积的锆（Zr）以及氧化锆膜中的应力强烈地依赖于沉积时的压强。在低压下，生长开始时具有张应力，但是随着膜厚度的增加而变为高压应力。在高压力下生长时仅表现出张应力。另外，Cr膜也呈现出张应力水平。具体请参见JOURNAL OF APPLIED PHYSICS 99, 123517 2006, In situ stress measurements in zirconium and zirconium oxide films prepared by direct current sputtering。

发明内容

为了解决上述问题，本发明一方面涉及一种制造浅沟槽隔离（STI）结构的方法，其特征在于包括如下步骤：提供半导体衬底；在所述半导体衬底中形成至少一个沟槽；用具有应力的金属或其亚金属氧化物来填充所述至少一个沟槽；以及将所述金属或其亚金属氧化物转变为金属氧化物电介质。

本发明另一方面涉及一种浅沟槽隔离（STI）结构，包括半导体衬底；在半导体衬底中形成的至少一个沟槽；以及填充在所述至少一个沟槽中的具有应力的金属氧化物电介质。

总之，本发明通过使用晶体金属氧化物电介质来代替非晶电介质作为浅沟槽隔离结构中的隔离材料，可以消除非晶电介质材料（诸如Si₃N₄）内可能存在电荷的问题，并且晶体金属氧化物电介质在例如形成栅叠层（Gate Stack）的刻蚀工艺中不易被腐蚀而不存在由于材料损失而导致的形貌变化的问题。同时，由于可通过通常的热氧化或氧注入工艺改变金属氧化物电介质中的应力水平，故可使得向沟道中引入的应力水平大大提高，进而可以提高器件性能。

附图说明

通过参考以下描述和用于示出各个实施例的附图可以最好地理解实施例。在附图中：

图1示出根据本发明的半导体衬底的截面图；

图2示出根据本发明的在半导体衬底上形成掩模层后的结构的截面图；

图3示出根据本发明的露出部分掩模层后的结构的截面图；

图4示出根据本发明的在掩模层中形成开口后的结构的截面图；

图5a和图5b分别示出根据本发明的两种形状的沟槽的截面图；

图6示出根据本发明的在沟槽中填充金属或亚金属氧化物后的结构的截面图；以及

图7示出根据本发明的最终结构的截面图。

具体实施方式

下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定的细节以提供对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或多个方面。