[发明专利]一种肖特基MOS半导体装置及其制备方法

说明书

技术领域

本发明主要涉及到一种肖特基MOS半导体装置，本发明还涉及一种肖特基MOS半导体装置的制备工艺。

背景技术

 具有肖特基结构和超结结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通电阻和不断提高电流密度的要求成为器件发展的重要趋势。

传统MOS器件具有栅氧，栅氧表面设置有多晶硅，器件表面半导体材料依次设置有源区、体区和漏区，器件开通状态下的导通电阻主要受到漂移层电阻和沟导电阻的影响。

发明内容

本发明提出一种肖特基MOS半导体装置及其制备方法。

一种肖特基MOS半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；栅绝缘层，为绝缘材料，位于漂移层表面；栅电极，多晶半导体材料或金属，位于栅绝缘层上表面；肖特基势垒结，位于漂移层表面，与栅绝缘层交替排列；沟道区，为漂移层中临靠栅绝缘层和肖特基势垒结的第一传导类型的半导体材料。

一种肖特基MOS半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层；在表面形成绝缘层，淀积多晶半导体材料，光刻腐蚀去除部分多晶半导体材料，淀积绝缘材料；光刻腐蚀去除部分绝缘材料，淀积势垒金属，形成肖特基势垒结。

本发明的一种肖特基MOS半导体装置，将肖特基势垒结代替传统MOS器件的源区和体区，通过栅极偏压在漂移区形成高浓度的载流子区域，形成器件的沟道；同时本发明将电荷补偿结构引入到肖特基MOS结构中。

附图说明

图1为本发明一种肖特基MOS半导体装置剖面示意图；

图2为本发明第二种肖特基MOS半导体装置剖面示意图；

图3为本发明第三种肖特基MOS半导体装置剖面示意图；

图4为本发明第四种肖特基MOS半导体装置剖面示意图；

图5为本发明第五种肖特基MOS半导体装置剖面示意图。

其中，1、衬底层；2、漂移层；3、肖特基势垒结；4、沟道区；5、栅氧化层；6、P型单晶半导体材料；7、栅极N型多晶半导体材料；8、一氧化硅；9、三氧化二铝；10、掺氧多晶硅。

具体实施方式

实施例1

图1示出了本发明一种沟槽肖特基MOS半导体装置剖面示意图，下面结合图1详细说明通过本发明的一种沟槽肖特基MOS半导体装置。

一种沟槽肖特基MOS半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm^-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm^-3，厚度为38um；肖特基势垒结3，位于漂移层2表面；沟道区4，临靠肖特基势垒结3；栅氧化层5，为硅材料的氧化物，位于漂移层2表面，厚度为0.2um；栅极N型多晶半导体材料7，位于栅氧化层5表面，为高浓度杂质掺杂的多晶半导体材料。

本实施例的工艺制造流程如下：

第一步，在衬底层1上通过外延生产形成漂移层2；

第二步，在表面热氧化形成栅氧化层5，淀积N型多晶半导体材料形成栅极N型多晶半导体材料7，进行光刻腐蚀，去除部分栅极N型多晶半导体材料7和栅氧化层5；

第三步，淀积势垒金属烧结形成肖特基势垒结3，如图1所示。

在此基础上淀积电极金属，光刻腐蚀工艺腐蚀去除部分电极金属，为器件引出肖特基上表面的源极和栅极N型多晶半导体材料7表面的栅极，然后在此基础上，通过背面金属化工艺为器件引出漏极。

实施例2

图2示出了本发明第二种肖特基MOS半导体装置剖面示意图，下面结合图2详细说明通过本发明的半导体装置。

一种肖特基MOS半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm^-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm^-3，厚度为38um；肖特基势垒结3，位于漂移层2表面；沟道区4，临靠肖特基势垒结3；栅氧化层5，为硅材料的氧化物，位于漂移层2表面；栅极N型多晶半导体材料7，位于栅氧化层5表面，为高浓度杂质掺杂的多晶半导体材料；P型单晶半导体材料6，位于栅氧化层5下部，为P传导类型的半导体硅材料，硼原子掺杂浓度为1E16cm^-3，厚度为33um。

本实施例的工艺制造流程如下：